sysop 发表于 2007-12-20 09:03:13

集成电路(IC)电磁兼容(EMC)设计经验要点(每日一句-3)

<font size="5"><font color="#ff0000">电气性能受影响允许的情况下，可通过串联电阻，来降低高低电平的上跳和下跳斜率！</font><br /></font>声明：上述观点为个人建议，该观点是仅仅站在电磁兼容的角度上考虑的，谨供参考，如有异议，可随时提出置疑。

zzy 发表于 2008-12-2 15:59:46

利用rc滤波效应

liucong 发表于 2009-5-6 11:18:39

请问具体怎么做？是否可以做个图传上来。

zamebilon 发表于 2009-9-15 11:11:34

具体点的内容呢？上个图啊！

ricky99 发表于 2009-12-30 13:52:42

原來如此,就是這樣,這樣我就了解一點設計蓋念

leolf 发表于 2010-10-20 16:14:27

实际上就是减少临界跳变，等于减少了高频的部分

wanglangdyx 发表于 2010-11-1 13:15:10

和我们老师说的一样。。。

beihaifuyao 发表于 2011-10-16 09:32:25

fudongliang8 发表于 2011-10-28 15:14:46

串一个电阻再并一个电容，芯片I/O如果是输入端，就把电阻放在外边，电容靠近IC引脚，电阻几百欧就可以了

sdcyy000 发表于 2012-1-3 10:55:36

页: [1] 2
查看完整版本: 集成电路(IC)电磁兼容(EMC)设计经验要点(每日一句-3)