电磁兼容小小家

 找回密码
 注册
查看: 2159|回复: 3

求助!怎样减小芯片的EMI?

[复制链接]
发表于 2008-11-18 16:45:50 | 显示全部楼层 |阅读模式

老伙计,请登录,欢迎回家

您需要 登录 才可以下载或查看,没有帐号?注册

x
  我们现在有一颗IC,在30~500MHz的测试范围超标严重,有哪些办法和措施可以减小其辐射,在芯片设计时可采取什么预防措施?
发表于 2008-11-18 16:51:32 | 显示全部楼层
IC级的EMC设计更加复杂了,

我想问题主要集中在的pin的定义上,在定义的时候 模块化要非常清晰,不要乱糟糟的,好的封装  EMC性能会好很多的
发表于 2008-11-22 03:28:08 | 显示全部楼层
在我的理解中,芯片就是一个缩微的电路板,所以所有的电路板的理论在这里都用的上,只不过因为尺寸缩小之后,有些跟间距相关的问题就变得很严重,比如说更容易串扰了。

我一直执行一个基本的原则,能够用低一点的频率的尽量用得低一点,如果可以不要求那么严格的上升沿下降沿的尽量放宽标准。

诚如AMO所言,芯片本身的模块定义很重要,有好的模块定义才有好的芯片内部布局。
发表于 2008-12-10 11:20:11 | 显示全部楼层
关于芯片EMI一点不太成熟的见解:本人认为芯片的封装在EMI特性中起着重要的作用,就像内存上芯片的颗粒采用CSP封装。

发表回复

您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|小黑屋|电磁兼容网 电磁兼容小小家 EMC工程师家园 电磁兼容(EMC)小小家学习园地

GMT+8, 2024-12-23 03:24 , Processed in 0.095308 second(s), 21 queries .

快速回复 返回顶部 返回列表