电磁兼容小小家

 找回密码
 注册
查看: 3169|回复: 2

電子產品的抗干擾能力和電磁相容性1

[复制链接]
发表于 2006-10-14 16:58:14 | 显示全部楼层 |阅读模式

老伙计,请登录,欢迎回家

您需要 登录 才可以下载或查看,没有帐号?注册

x

電子產品的抗干擾能力和電磁相容性

在研制帶處理器的電子產品時,如何提高抗干擾能力和電磁相容性?

1、 下面的一些系統要特別注意抗電磁干擾:

(1) 微控制器時序頻率特別高,總線周期特別快的系統。

(2) 系統含有大功率,大電流驅動電路,如產生火花的繼電器,大電流開關等。

(3) 含微弱模擬信號電路以及高精度A/D 變換電路的系統。

 楼主| 发表于 2006-10-14 16:59:21 | 显示全部楼层
2、 為增加系統的抗電磁干擾能力採取如下措施:
(1) 選用頻率低的微控制器:
選用外時序頻率低的微控制器可以有效降低噪聲和提高系統的抗干擾能力。
同樣頻率的方波和正弦波,方波中的高頻成份比正弦波多得多。
雖然方波的高頻成份的波的幅度,比基波小,但頻率越高越容易發射出成為噪聲源,微控制器產生的最有影響的高頻噪聲大約是時鐘頻率的3 倍。
(2) 減小信號傳輸中的畸變
微控制器主要採用高速CMOS 技術制造。
信號輸入端靜態輸入電流在1mA 左右,輸入電容10PF 左右,輸入阻抗相當高,高速CMOS電路的輸出端都有相當的帶載能力,即相當大的輸出值,將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端,反射問題就很嚴重,它會引起信號畸變,增加系統噪聲。當Tpd>Tr 時,就成了一個傳輸線問題,必須考慮信號反射,阻抗匹配等問題。
信號在印制板上的延遲時間與引線的特性阻抗有關,即與印制線路板材料的介電常數有關。可以粗略地認為,信號在印制板引線的傳輸速度,約為光速的1/3 到1/2 之間。微控制器構成的系統中常用邏輯電話元件的Tr(標準延遲時間)為3 到18ns 之間。
在印制線路板上,信號通過一個7W 的電阻和一段25cm 長的引線,線上延遲時間大致在4~20ns 之間。也就是說,信號在印刷線路上的引線越短越好,最長不宜超過25cm。而且過孔數目也應盡量少,最好不多於2 個。當信號的上升時間快於信號延遲時間,就要按照快電子學處理。此時要考慮傳輸線的阻抗匹配,對於一塊印刷線路板上的集成塊之間的信號傳輸,要避免出現Td>Trd 的情況,印刷線路板越大系統的速度就越不能太快。
用以下結論歸納印刷線路板設計的一個規則:
信號在印刷板上傳輸,其延遲時間不應大於所用器件的標稱延遲時間。
(3) 減小信號線間的交叉幹擾:
A 點一個上升時間為Tr 的階躍信號通過引線AB 傳向B 端。信號在AB 線上的延遲時間是Td。在D 點,由於A 點信號的向前傳輸,到達B 點後的信號反射和AB 線的延遲,Td 時間以後會感應出一個寬度為Tr 的頁脈沖信號。在C 點,由於AB 上信號的傳輸與反射,會感應出一個寬度為信號在AB 線上的延遲時間的兩倍,即2Td 的正脈沖信號。這就是信號間的交叉幹擾。幹擾信號的強度與C 點信號的di/at 有關,與線間距離有關。當兩信號線不是很長時,AB 上看到的實際是兩個脈沖的迭加。
CMOS 工藝制造的微控制由輸入阻抗高,噪聲高,噪聲容限也很高,數字電路是迭加100~200mv 噪聲並不影響其工作。若圖中AB 線是一模擬信號,這種幹擾就變為不能容忍。如印刷線路板為四層板,其中有一層是大面積的地,或雙面板,信號線的反面是大面積的地時,這種信號間的交叉幹擾就會變小。原因是,大面積的地減小了信號線的特性阻抗,信號在D 端的反射大為減小。特性阻抗與信號線到地間的介質的介電常數的平方成反比,與介質厚度的自然對數成正比。若AB 線為一模擬信號,要避免數字電路信號線CD 對AB 的幹擾,AB 線下方要有大面積的地,AB 線到CD 線的距離要大於AB 線與地距離的2~3 倍。可用局部屏蔽地,在有引結的一面引線左右兩側布以地線。
 楼主| 发表于 2006-10-14 17:00:10 | 显示全部楼层
(4) 減小來自電源的噪聲
電源在向系統提供能源的同時,也將其噪聲加到所供電的電源上。電路中微控制器的復位線,中斷線,以及其它一些控制線最容易受外界噪聲的幹擾。電網上的強幹擾通過電源進入電路,即使電池供電的系統,電池本身也有高頻噪聲。模擬電路中的模擬信號更經受不住來自電源的幹擾。
(5) 注意印刷線板與元器件的高頻特性
在高頻情況下,印刷線路板上的引線,過孔,電阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略,電感的分布電容不可忽略。電阻產生對高頻信號的反射,引線的分布電容會起作用,當長度大於噪聲頻率相應波長的1/20 時,就產生天線效應,噪聲通過引線向外發射。
印刷線路板的過孔大約引起0.6pf 的電容。
一個集成電路本身的封裝材料引入2~6pf 電容。
一個線路板上的接插件,有520nH 的分布電感。一個雙列直扦的24 引腳集成電路扦座,引入4~18nH 的分布電感。
這些小的分布參數對於這行較低頻率下的微控制器系統中是可以忽略不計的;而對於高速系統必須予以特別注意。
(6) 元件布置要合理分區
元件在印刷線路板上排列的位置要充分考慮抗電磁幹擾問題,原則之一是各部件之間的引線要盡量短。在布局上,要把模擬信號部分,高速數字電路部分,噪聲源部分(如繼電器,大電流開關等)這三部分合理地分開,使相互間的信號耦合為最小。G 處理好接地線印刷電路板上,電源線和地線最重要。克服電磁幹擾,最主要的手段就是接地。
對於雙面板,地線布置特別講究,通過採用單點接地法,電源和地是從電源的兩端接到印刷線路板上來的,電源一個接點,地一個接點。印刷線路板上,要有多個返回地線,這些都會聚到回電源的那個接點上,就是所謂單點接地。所謂模擬地、數字地、大功率器件地開分,是指布線分開,而最後都匯集到這個接地點上來。與印刷線路板以外的信號相連時,通常採用屏蔽電纜。對於高頻和數字信號,屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜,一端接地為好。對噪聲和幹擾非常敏感的電路或高頻噪聲特別嚴重的電路應該用金屬罩屏蔽起來

发表回复

您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|小黑屋|电磁兼容网 电磁兼容小小家 EMC工程师家园 电磁兼容(EMC)小小家学习园地

GMT+8, 2024-12-25 22:13 , Processed in 0.070506 second(s), 20 queries .

快速回复 返回顶部 返回列表