如何处理开关电源设计中的di/dt过高的问题(以缓解EMI的压力)

pwm · 发表于 2012-9-4 13:12:34

老伙计，请登录，欢迎回家

您需要登录才可以下载或查看，没有帐号？注册

x

就许多中央处理器 (CPU) 而言，规范要求电源必须能够提供大而快速的充电输出电流，特别是当处理器变换工作模式的时候。例如，在 1V 的系统中，100 A/uS 负载瞬态可能会要求将电源电压稳定在 3% 以内。解决这一问题的关键就是要认识到这不仅仅是电源的问题，电源分配系统也是一个重要因素，而且在一款解决方案中我们是很难将这二者严格地划清界限。这些高 di/dt 要求的意义就在于电压源必须具有非常低的电感。重新整理下面的公式并求解得到允许的电源电感：<img height="108" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip44_01.GIF" width="153" />在快速负载电流瞬态通道中电感仅为 0.3 nH。为了便于比较，我们来看一个四层电路板上的0.1 英寸 (0.25 cm) 宽电路板线迹所具有的电感大约为 0.7 nH/英寸 (0.3 nH/cm)。IC 封装中接合线的典型电感在1 nH 范围内，印刷电路板的过孔电感在0.2 nH 范围内。此外，还有一个与旁路电容有关的串联电感，如图 1 所示。顶部的曲线是贴装在四层电路板上的一个22 uF、X5R、16V、1210 陶瓷电容的阻抗。正如我们所期望的那样（100 kHz 以下），阻抗随着频率的增加而下降。然而，在800 kHz时有一个串联电感，此时电容会变得有电感性。该电感（其可以从电容值和谐振频率计算得出）为 1.7 nH，其大大高于我们 0.3 nH 的目标值。幸运的是，您可以使用并联电容以降低有效的 ESL。图 1 底部的曲线为两个并联电容的阻抗。有趣的是谐振变得稍微低了一些，这表明有效电感并不是绝对的一半。基于谐振频率，就两个并联的电容而言，新电感则为 1.0 nH 或ESL 下降 40%，而非下降 50%。这一结果可以归结为两个原因：互连电感和两个电容之间的互感。 <img height="320" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip44_02.GIF" width="502" />图 1 并联电容阻抗寄生现象衰减效果电流通道的环路尺寸在一定程度上决定了连接组件中的寄生电感，组件尺寸决定了环路的面积。尺寸与电感相关系数如表 1 所示，其显示了各种尺寸陶瓷表面贴装电容的电容电感。一般来说，体积越大的电容具有更大的电感。该表不包括电路板上贴装电容的电感，在我们以前的测量中该电感由 1 nH 增加到了 1.7 nH。另一个有趣的问题是端接的位置对电感有很大的影响。0805 电容在电容的较短一侧有端接而0508 电容则在较长的一侧有端接。这几乎将电流通道分为了两半，从而大降低了电感。这种变化了的结构将电感降低了四分之一。表 1 陶瓷 SMT 电容尺寸会影响寄生电感<table width="200" border="1"><tbody><tr><td>尺寸</td><td>ESL(nH)</td></tr><tr><td>0603</td><td>0.6</td></tr><tr><td>0805</td><td>0.8</td></tr><tr><td>0508</td><td>0.2</td></tr><tr><td>1206</td><td>1.0</td></tr><tr><td>0612</td><td>0.2</td></tr><tr><td>1210</td><td>1.0</td></tr></tbody></table>总之，高 di/dt 负载需要仔细考虑旁路问题以保持电源动态稳压。表面贴装电容需要非常靠近负载以最小化其互连电感。电容具有可能避免大量去耦的寄生电感。降低这一寄生电感的并联电容是有效的，但互连和互感减弱了这一效果。使用具有更短电流通道的电容也是有效的。这可以用体积较小的部件或具有交流端接（其使用了更短的尺寸用于电流）的部件来实施。为了讨论方便，图1显示了电源系统的P-SPICE模型。本图由补偿电路电源、调制器（G1）和输出电容器组成。内部还包括互连电感、旁路电容负载模型、DC负载和步进负载。<img height="300" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_01.GIF" width="497" />图1 简易P-SPICE模型辅助系统设计 首先，你需要决定是将电源和负载看作一个个单独的“黑匣子”，还是把问题当作一个完整的电源系统设计来处理。如果使用系统级方法，你可以利用负载旁路电容来降低电源输出电容，从而节约系统成本。如果使用“黑匣子”方法，你要单独测试电源和负载。不管使用哪种方法，你都要知道负载需要多大的旁路电容。首先，估计电源和负载之间的互连电感和电阻的大小。这种互连阻抗(Linterconnect) 形成一个旁路电容器 (Cbypass) 低通滤波器。我们假设电源输出阻抗较低。利用该低通滤波器的特性阻抗 (ZO)、负载步进值 (Istep) 和允许电压波动（dV），建立旁路滤波器要求（方程式1-2）：<img height="32" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_02.GIF" width="160" /> 方程式 1<img height="26" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_03.GIF" width="97" /> 方程式 2求解方程式2得到Z0，然后代入方程式1，得到方程式3：<img height="54" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_04.GIF" width="185" /> 方程式 3有趣的是，所需电容大小与负载电流的平方除以允许扰动的平方有关，因此要仔细计算这两个值。互连电感的范围从并列电源的几十nH，到远距放置电源的数百nHs。一条较为有效的经验法则是，每英寸增加15 nH左右的互连电感。负载步进为10安培且允许扰动为30mV时，旁路要求范围为5 nH的500 uF到500 nH的50 mF。另外，这种滤波器还降低了电源的负载电流上升速率。如果无损滤波器由一个电流方波激励，则电感电流为正弦。通过对方程式4-7中的电流波形求微分，可以计算得到上升速率。<img height="26" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_05.GIF" width="256" /> 方程式 4<img height="44" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_06.GIF" width="268" /> 方程式 5<img height="50" src="file:///C|/x0135010/Server/contribute%20article/Archive%20contribute%20article/2012/201204/0423%20Power%20Tip#45%20March%202012_FINAL/powertip45_07.GIF" width="193" /> 方程式 6<img height="56" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_08.GIF" width="222" /> 方程式 7互连电感为5 nH，旁路电容为500 uF时，10安培步进变化可形成0.2 A/uS电源电流上升速率。更大的电感可产生更低的di/dt。这些数值比系统设计人员所规定的值要小得多。使用系统级方法时，要在最大化环路带宽的同时，最小化总电容。现在，请您思考如何使用“黑匣子”方法。你必须在没有旁路电容和最大期望旁路电容的情况下，让电源稳定。如前所述，互连电容会推高负载的旁路电容要求。使用“黑匣子”方法时，这反过来又会影响电源的电容。连接电容范围确定了电源的交叉频率范围。在电压和电流两种模式下，两者均成比例关系。你可以最大化无负载电容的交叉频率，但只要连接负载，交叉频率就会急剧下降。表1对举例系统三个互连电感的要求电容器进行了比较。通过改变互连电感、计算负载旁路电容并设计电源的相应输出级和控制环路，得到比较数据。案例1的负载和电源并列放置；案例2电源和负载之间的互连电感大小为中等。案例3中，使用线缆连接的电源的电感极高。要求旁路的多少直接与互连电感有关。本例中，案例 3 是互连电感的 100 倍，旁路电容也是如此。这在电源设计中形成纹波，原因是电源在有和没有旁路电容器的情况下都必须保持稳定。很明显，第一种方法更好，因为它使用的电容器最少，成本最低。案例2中，互连电感受到一定的控制，电容器数量有一定增加。案例3中，大量的互连电感带来了严重的成本问题。案例2和案例3也都有一个好处：独立的电源测试。<img height="140" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_09.GIF" width="500" />表 1 利用系统级方法降低电源系统成本图 2 对小和大互连电感的负载瞬态期间的输出电压变化模拟情况进行了比较。小电感响应快速渐次减弱，而大电感则并非如此，花费了较长的时间才稳定下来。这是由于特性阻抗更高以及谐振频率更低。另外，如果负载电流在该谐振频率有规律地跳动，则会出现极宽且具破坏性的电压变化。<img height="220" src="http://focus.ti.com.cn/cn/graphics/shared/contributed_articles/powertip45_10.GIF" width="413" />图 2 电压振铃成为大互连电感的一个问题总之，高di/dt负载要求小心谨慎地进行旁路设计，以保持电源动态调节能力。在负载和旁路电容器以及旁路电容器和负载之间，必须使用低电感互连。系统级方法可实现一种成本最低的解决方案。为了系统测试方便，许多系统工程师都忽略了这种通过降低电源电容实现成本节省的解决方案。

lbyzsf · 发表于 2012-10-21 17:42:49

[s:10] 有点深奥~~学习中

		自动登录	找回密码
密码			注册

如何处理开关电源设计中的di/dt过高的问题(以缓解EMI的压力)

老伙计，请登录，欢迎回家

发表回复