高速系统信号完整性设计工具的选择策略（二）

sysop

  在数据率低于Gbps的时候，耦合一直是PCB设计中影响噪声指标的主要因素。由于耦合信号的频率成分比入侵信号的频率成分更高，所以其损耗比原始的Gbps信号受到的损耗要大，自然对噪声指标的影响就降低了。
　　大多数版图设计工具根据由布线几何形状和材料决定的耦合系数来估算耦合的影响，这就导出了限制平行距离的线性估计公式，它降低了布线密度。事实上，在长的布线上耦合会达到饱和状态。在估算过程中忽略饱和效应会导出比需要量更密的布线设计规则。为此，要采用SpecctraQuest进行全面的仿真以决定设计中的耦合规则。
　　对于2.5Gbps数据，上升时间的典型值是150ps，饱和长度大约是300mil，这就是说，实际耦合线可以长于300mil而不增加耦合预算值。表2显示了2.5Gbps速率、摆幅500mv、上升时间为110ps的信号的耦合饱和参数和损耗。耦合在大约300-400mil处达到饱和，因为损耗使其幅度在长布线上出现较大衰减。根据这一规律，设计工程师可以更有效地布线，而这一点比许多版图设计工具给出的设计规则更有效。
　　用Maxwell 2D/3D设计复杂布线结构
　　对于传输速率在10G到12.5Gpbs的较高速率，FR-4板材会产生很大的损耗，要采用其它损耗特性更佳的板材。如图1所示为一种共面结构的电路板，它被用于在电路板顶层传输10Gbps到12.5Gbps的数据，所用的板材为RO4350。该板材的介质损耗很低，但是只能在顶层/底层布线，因而传输10GHz信号要用表层线。采用共面结构信号的质量比较好，EMI比较低。要采用3D 场求解工具计算线宽和间隔以确保50欧姆的线阻抗，使之与驱动电路输出阻抗匹配。可以采用Maxwell 3D场求解工具。
　　连接器的建模
　　信号以Gbps数据率传输时，通孔、连接器和相关的线头会引起信号完整性问题，连接器和通孔效应的精确建模和仿真对于预测信号质量非常重要。
　　Maxwell 3D场求解工具用于提取连接器的VHDM和HSD模型，连接器模型建立后，要以SpecctraQuest DML格式嵌入，用于Hspice子电路进行板级仿真。一般来说，即使成功设计出来Gbps速率的卡，要设计传输速率达到5-10Gbps的背板仍然会面临诸多挑战。Maxwell场求解工具有助于为实现这样的数据率创建连接器模型。
　　采用Hspice进行详细分析
　　　a. 采用Hspice进行电源层分析

                               
登录/注册后可看大图

    在GHz频段，电源的传递面临新的挑战，要采用精密建模技术和分析工具来获得真实的(电源)平面响应。Hspice是一个能够实现精密扫频分析的工具，并具有基于晶体管的IC模型以便对感兴趣的并发开关噪声(SSN)进行仿真。
　　对于向高频差分元件传递电源的电源层，可以采用传输线网孔模型来评估高频时电源/地平面的行为。例如，要分析PCB中一对2英寸×2.5英寸的电源/接地平面， 平面间隔3.5mil，要求边沿速率70ps，带宽5GHz。一般的做法是根据某个主要的差分元件的参数指标，每一个差分电源/接地平面对的目标阻抗预算为272m?，传输线网孔模型用来确定电源?地平面的频域响应。对于1Gbps以上速率，建议要分别考虑有损和无损情况以确定在模型中加入介质损耗的影响。
　　该模型用于进行Hspice仿真，得到的谐振频率为1.2GHz，仿真结果表明：通过在电源/接地平面考虑介质损耗问题，能够极大地降低谐振振幅，有助于电源/接地平面的频域响应以达到目标阻抗的要求。由于多数高速串行数据都是采用差分传输方式，该电源/接地平面专用于2.5Gbps差分信号的传输。理想情况下，差分元件因具有差分特性而不吸取瞬态电流。因此，实际上目标阻抗可以更高一些，通过减少不必要的PCB层数，还可以避免超指标要求进行设计。
　　b. 采用Hspice评估元件并进行高频分析
　　尽管IBIS模型广泛用于板级仿真，在新元件评估中，基于晶体管驱动器/接收器模型的分析仍然至关重要。随着IC制造商越来越多地以Hspice加密形式提供基于晶体管的模型，Hspice逐渐成为元件评估的唯一工具。这样的仿真应该包括加载/卸载封装效应、以及器件不同类型和长度的驱动传输线。为此，需要制造商合作提供正确的模型并根据实际元件的情况修改模型。确定了元件之后，就可以根据最终Hspice模型和功能指标创建和验证IBIS模型。在更高的信号速率，例如10-12.5Gbps，行为模型不再有效，对于工作在该频段的器件，试图创建IBIS模型是没有意义的。