设计技术

彭海军

  印刷线路板基本构成
1、使用Microstrip(微波，内层布线)或Stripline（带状线，外层布线）方式构成系统；
2、依据应用及Net之数量来选择最好之堆栈方式。将所有信号布线层相邻于完整之映像平面（image plane）。
3、在俩层板之场合，将power及ground trace以辐射状布线；
4、由最高速组件至最低速组件以辐射状依次排列放置。
5、使power平面比ground平面小20-H;
6、依产品而选择适当之接地方式：串联、并联、单点、多点接地；
7、CLOCK在1MHZ以下之低频应用，使用单点接地（AUDIO、模拟、电源供应器，等等）；
8、减低在下列闲之RF地回路：
  ●含有高RF能量之电路与系统之地之闲；
  ●依功能区分之系统之间；
  ●多点接地之处；
  ●I/O联机及相关电路之间；
  ●电源输入端及系统之地之闲；
  ●适配卡连接器及主系统之地之闲；
●电路板之边缘；
●CABEL之隔离线及机壳之地之闲；
9、计算所有接地点之直线距离与λ/20之比值。接地点间距要小于λ/20。λ为系统所产生之最高频率之波长；
10、永远将信号布线层相邻于一完整平面（Ground或power平面）；
11、绝对不要将信号线走线到映像平面之中。但如果在相邻之信号层没有横越分割区，则此分割是可以接受的；另外也要注意地平面之不连续性之影响。
12、绝对不要将三层或更多层之信号线相邻布线。每一信号层必须要相邻于一完整映像平面。
13、将电路板依功能区分成子系统。将高频区、中频区、低频区分开。若可以的话将各区分割。
14、每一分割区都要接地至机壳之地，越多越好以减低地回路；
15、依功能上之要求选择适合之逻辑族，当壳接受较慢之速edge rate时，就不要采用高速组件。具高速edge rate之组件会产生比较低速edge rate之组件更大许多之高频带能量。组件之制造厂通常只定义其最快之rise及fall time以保证功能正常。有疑问时，以实测值作为选择组件之参考。
16、不要使用socket, 以减低组件trace长度之电感性.
17、选择power及ground脚位于中央之组件, 以减小接脚长度感量及与去耦合电容间之地回路。
18、注意组件接脚之瞬间涌浪电流(peak inrush surge current). 此电流会将高频切换噪声注入power平面.