设计技术4

彭海军

  INTERCONNECTS AND I/O内部连接及输入输出
1、对每一内部联机考虑EMI及ESD保护。包括前面板显示灯及控制开关、I/O联机、电源线、空的卡槽、周边组件盖板、接口组件、等等。
2、将driver及控制逻辑组件放置越近考近I/O连接器越好。以减低trace长度及common-和differential-mode电流之RF耦合。在靠近逻辑及I/O连接器闲装置滤波器。
3、将I/O connector之金属外壳以360度之方式连接到chassis之地。
4、将内部联机及I/O电路与高速RF频宽区域分割。尤其是CPU部分及快速控制逻辑。
5、提供quiet区域，经由将数字逻辑电路及模拟电路分开，以及其相对的ground及power平面。
6、提供每一个I/O port一个隔离及安静的ground或/及power平面。
7、预留篱笆（fence）之位置，以防止不同区域闲之内部辐射RF耦合。使用fence来控制EMI及加强系统稳定性。将fence之接地脚与group平面闲装置decoupling电容。
8、使用分割或壕沟将noisy及quiet区域作隔离。壕沟（moat）意指在所有层皆没有铜箔层。在此一分割区两边之连接须经由common-mode choke, data line filter,隔离变压器，或是bridge.只将与此quiet区域相关之信号经filter布线进入。将两端分别以如螺丝之方式接地至chassis之ground。接地会移除在power平面上，来自于因分割区之闲电位差造成之RF地噪声，之RF电流成分。
9、使用data line filter, ferrite组件，或隔离变压器，作为noisy及quiet区域闲之连接。
10、在信号及信号回返路径上不要使其产生不必要的电感。信号回返路径可以是一地平面。此包括电感及ferrite bead之使用。Ground回返路径，若用来代替ground平面，应3倍于power trace之宽度。
11、绝对不要将任何trace违反或横越在moat之上。将所有进隔离区之trace以bridge方式进入。
12、将每一I/O子系统分割成一单一之功能区。将Serial,parallel，ethernet，SCSI，video，audio，等区域分开。
13、在控制逻辑，I/O子系统，I/O连接器闲,使用q    uiet- area。此quiet-area包括ground及power平面。
14、不要将主动组件及非I/O组件放在quiet-area中。
15、使用电容性或/及电感性之信号滤波器（differential-mode用电容性，common-mode用电感性）在每一条I/O在线。将滤波组件越靠I/O connector越好。注意电感器的内部绕线电容及信号滤波器是否会导致信号误动作或信号降低之问题。
16、注意bypass电容的放置位置，在滤波器之前或之后。如果放在filter和I/O connector之闲，选择耐压1500V之电容以防治ESD问题。
17、在artwork上预留bypass电容给I/O电路。但只在EMI或功能上需要时才加上电容。
18、将I/O Bracket直接接到chassis之接地，除非是单点接地或须隔离的状况。并且，连接I/O Bracket到印刷电路板之ground平面。在Bracket与PCB Ground闲提供多点之连接。如果在adapter board上没有外接的I/O联机，将信号接地与chassis固定bracket隔离。
19、留意单点及多点接地之位置。
20﹒对于局域网络﹐将data信号以common-mode choke滤波﹒使用壕沟(moat)与主PCB间作完全之隔离。注意此choke之线间电容会不会超过网络之规格。
21﹒对video信号﹐在video controller及I/O  connector之间提供一个π型滤波线路﹒将此π型滤波线路仅可靠近I/O connector。将数字之地于模拟之地间以电感ferrite（磁环、磁珠）隔离。将所能有的模拟线路及组件放置在此模拟隔离平面区之上。
22、将audio区分成三区﹕数字﹑模拟﹑及audio。将数字－模拟间直接经由在audio controller（控制）之下的bridge（桥）来连接或是越近越好﹒将所有模拟数字间之线路经由此bridge连接﹐包括模拟之power.以另一个moat或另外的data line filter将模拟部分由audio部分中隔离出来。不要将audio之地连接到机壳或是模拟之地。不要将unshielded之audio cable之信号返回接到机壳或是模拟之地。
23﹒在所有连接到外的dc或之ac电源上加上fuse﹒这是safety的要求﹒使用cartridge﹐pico,或PTC fuse。
24﹒对带有高dc或ac电压(>42.2V)之电路上﹐加大creepage及clearance之距离﹐以避免因不安正常操作产生之触电危险﹒这亦是safety的要求。

彭海军

ESD静电放电保护
1、对所有I/O cable提供ESD保护(直接加在I/O connector)﹒如spark gaps﹑Transforms﹑高电压电容器﹑R/C﹑或L/C滤波器﹒在ESD之压制上﹐电感性组件较电容性滤波组件较好﹒使用多层板可增进ESD之免疫力。
2﹒使用下列技术减低地还路﹕
●    将所有ground及power trace尽可能靠近。
●    将信号线尽可能靠近ground。
●    在整个板子上使用bypass电容﹐处理高及低的ESD共振频率。
●    将trace长度尽量减短。
●    将板子上不用的区域尽可能的话填满ground。将这些填起来之ground区域以尽量多的贯穿孔连接到chassis ground，一般要求每隔12.5mm就至少一个。
  ●将ESD敏感组件分割partition or moat。
  ●确保所有至chassis ground之连接为低阻抗﹐使用紧密之束缚或旋紧之方式。
  ●内部之ground平面应包围每一个电镀之贯穿孔以减低地回路。﹒
3、装置一个ESD护卫带(在上层及下层)围绕板子的周边以防止ESD耦合至逻辑线路。不在I/O连接在线产生discharge仍可能使系统锁主lockup。以每1/2吋间隔将护卫带接地至chassis ground.此能够提供ESD一个低阻抗之能量散逸。在护卫带上不要加防焊涂层。
4﹒把非绝缘之机壳接地与trace分开至少0.22cm之距离。
5﹒接到chassis之ground trace必须要有长宽比4:1或更小比例(亦即要够宽),对所有连接带(bond strap)要求亦可。
6﹒将所有滤波器放置在距I/O connector越近越好。
7﹒如果在板子上ground及power以格状分布﹐将这些trace尽可能多处连接以减低环路面积。
8、把电源送入板子之connector放在远离边缘及对ESD最不敏感之区域。如可能的话，将电源Connector放在板子中央。Backplane之power connector不需要如此要求，因backplane通常离I/O connector有一段距离。
9、在ESD敏感区域使用影像平面相邻于每一信号布线层。
10、在ESD敏感区域使用ground trace相邻于每一信号。
11、将非绝缘电路及组件远离使用者可碰触之区域、开关、操作者能碰到之无接地之金属物，至少2cm远。

彭海军

大家多多支持我呀,如有问题可以直接与我交流,我的邮件为PENGHAIJUN888@163.COM.我会及时回复大家的

amo

17  artwork是什么意思呀！！！

没看明白

evanwei

我的ＭＡＩＬ：gaojie0922@mail.china.com