EMC 之印刷電路板設計技術

zhchh

  EMC 之印刷電路板設計技術
Design Techniques 摘要
1 印刷線路板基本構成
1. 使用microstrip 或stripline 方式構成系統
2. 依據應用及net 之數量來選擇最好之堆疊方式。將所有信號佈線層相鄰於完整之映像平面（image plane）。
3. 在兩層板之場合，將power 及ground trace 以幅射狀佈線。
4. 由最高速元件至最低速元件以幅射狀依次排列放置。
5. 使power 平面比ground 平面小20-H。（H 為power 及ground 之間之厚度）
6. 依產品而選擇適當之接地方式：串聯、並聯、單點、多點接地。
7. Clock 在1MHz 以下之低頻應用，使用單點接地（audio，類比，電源供應器，等等）。1MHz以上之高頻應用使用多點接地。
8. 減低在下列間之RF 地迴路：
� 含有高RF 能量之電路與系統之地之間
� 依功能區分之子系統之間
�多點接地之處
�I/O 連線及相關之電路之間
�電源輸入端及系統之地之間
�界面卡連接器及主系統之地之間
�電路板之邊緣
�Cable 之隔離線及機殼之地之間
9. 計算所有接地點之直線距離與λ/20 之比值。接地點間距離要小於λ/20。λ為系統所產生之最高頻率之波長。
10. 永遠將信號佈線層相鄰於一完整平面（ground 或power 平面）。
11. 絕對不要將信號線走線到映像平面之中。但如果在相鄰之信號層沒有橫越分割區，則此分割是可以接受的。另外亦要注意地平面之不連續性之影響。
12. 絕對不要將三層或更多層之信號線相鄰佈線。每一信號層必須要相鄰於一完整映像平面。
13. 將電路板依功能區分成子系統。將高頻區、中頻區、低頻區分開。若可以的話將各區分割（partition or moat）。
14. 每一分割區都要接地至機殼之地，越多越好以減低地迴路。
15. 依功能上之要求選擇適合之邏輯族，當可接受較慢速之edge rate 時，就不要採用高速元件。具高速edge rate 之元件會產生比較低速edge rate 之元件更大許多之高頻帶能量。元件之製造廠通常只定義其最快之rise 及fall time 以保證功能正常。有疑問時，實際測量edge
rate，以實測值作為選擇元件之參考。
16. 不要使用socket，以減低元件trace 長度之電感性。
17. 選擇power 及ground 腳位於中央之元件。以減小接腳長度感量及與去耦合電容間之地迴路。
18. 注意元件接腳之瞬間湧浪電流（peak inrush surge current）。此電流會將高頻切換雜訊注入power 平面。
2 BYPASSING AND DECOUPLING 旁路及去耦合
1. 依使用場所選擇電容：去耦合、旁路，大型（bulk）。
2. Bypassing 及decoupling 會影響電路諧振之特性。確定電路是否為串聯、並聯、或並聯C串聯RL、之網路。以計算其諧振頻率。
3. 當選擇去耦合電容時，先以功能上之需要考慮邏輯元件之充電來源。同時要考慮把高頻RF 電流移除之所需之諧振頻率之要求，此高頻RF 電流來自於在最大電容負載下元件之所有腳同時切換。
4. 當為某一特別共振範圍選擇電容時，要算入幅射軸向電容器之腳長度。
5. 電容器可decoupling 高頻電流至其共振頻率處。（過了共振頻率無效果）。在共振頻率之上，電容器變成電感性因而無法去除來自元件之RF 電流。有些邏輯族具有比一般常用之去耦合電容之共振頻率更高之頻譜能量。
6. 在電路富含RF 能量及rise time 快於3ns 之電路上須使用去耦合電容。根據最好之效果及所在意之頻率範圍計算所須之電容值。不要用猜測或是根據以前之習慣用法使用。
7. 量測或是計算電路板之power 及ground 平面之共振頻率。此二平面就是一去耦合電容。以此二平面構築去耦合電容獲最大效益。
8. 對高速元件及蘊含高RF 帶寬能量之區域，使用多種電容並聯以去除大頻寬之RF 能量。
9. 當選擇並聯電容時，記住當大容值之電容變得電感性時，小容值之電容仍保持電容性。在某一特殊頻率，構成一LC 電路，造成無限大阻抗因而完全無decoupling 作用。若此狀況發生，使用單一電容較有效。
10. 少數之decoupling 電容可能會優於許多之decoupling 電容。
11. 對標準TTL 元件而言，電源平面一般會提供一低共振頻率之去耦合。
12. 使電容器之接腳越短越好以減低其接腳長度之電感量。
13. 在電路板之所有電源輸入連接器邊、及在rise time 快於3ns 之元件邊裝置並聯之電容。
14. 選擇power 及ground 腳位於中央之元件。
15. 使用足夠數量之大型電容器以提供本地化之充電電源以提供電壓及電流。當元件在最大電容負載狀況下所有pin 同時切換時造成之大量電流需求時是必要的。一般說來，去耦合電容要同時擔負大型（bulk）及RF 電流壓制之角色。
16. 在power 輸入端及板子的對角方向加上大型（bulk）電容。同時，在離power 輸入連接器最遠之處加bulk 電容。在有大的直流電壓及電流需求之元件邊皆應加上bulk 電容。Bulk電容會減小電壓及電流之波動，提高系統之穩定度。
17. 對所有電容要考慮、計算其適當之電壓額定值。
18. 如果用了太多的decoupling 電容，會由電源供應器吸引巨大之電流，因此應在power supply放一群bulk 電容以提供其電量。
3 Clock 時脈信號
1. 將clock 及振盪器放在一分開的時脈產生區域。用一個區域化的地平面及金屬屏蔽（doghouse）圍著振盪器及相關的高速、高電流driver。將clock 產生電路放置於靠近接地銅柱之處。
2. 總是將clock 電路（振盪器、晶體、driver）直接放置在印刷線路板上，不要放在socket上。
3. 當使用區域性之地平面時，注意以下幾點：
� 將clock 電路及區域性之地平面放置在金屬接地點旁邊，連接此地平面至機殼之地。
� 使用很多貫穿孔將此一區域性之地平面連接至電路板之ground 平面。
� 不要在此一區域性之地平面上加防焊塗料（防焊塗料會改變介電係數）。
� 將支援電路、driver、buffer 及電阻皆放在此一區域性之地平面之中。
4. 對所有的clock trace 要作阻抗控制。計算misrostrip 及stripline 之trace 阻抗。
5. 注意信號trace 之傳輸延遲。
6. 計算所有元件之電容負載，使用串聯電阻或尾端termination.
7. 切換速度越高（信號之edge rate），越要注意從clock driver 端之串聯終端電阻必須等於trace之特性阻抗Z0。當driver 之特性阻抗，Zs，加上串聯之終端電阻，等於trace 之阻抗時，為阻抗最匹配之狀況。
8. 對clock 元件之decouple 電容，採用共振頻率高於所需要壓制之clock 諧波頻率之電容。可以用一個或兩個電容並聯。
9. 印刷線路板一般說來共振頻率在200 到400MHz 之間。利用內含於Power 平面之去耦合電容效應以獲致最大成效。
10. 儘量減少在clock trace 上之貫穿孔。貫穿孔使trace 之阻抗增加（約1-3nH 每個孔）。貫穿孔會改變trace 阻抗，引起功能不正常或EMI 幅射。
11. Trace 越寬，電路之阻抗越低。
12. 不要將clock 放在靠近I/O 區域。若trace 在I/O 附近2 吋內，則要儘可能使用最低速之邏輯元件。若trace 在I/O 附近3 吋內，則儘可能使用中速之元件。若有作分割（partition）處理，則不受此限制。
13. 保持trace 之阻抗平衡且長度短，以減低反射現象。
14. 將trace 視為傳輸線設計以減低或防止反射、漣波（ringing），及產生common-mode RF 電流。
15. 測量所有clock trace 及高速周期信號之實際佈線長度。確定此長度是否大於計算之最大許可長度。若是，則要加以適當之termination。
16. 如trace 必須要較長，依據傳輸線理論來佈線。
17. 將所有clock trace 以其特性阻抗來terminate。
18. 將clock trace 只佈線在單一層上。此一佈線層必須要永遠相鄰於一完整平面。若可能，將clock 以stripline 方式佈線。在板子底部之trace 仍為microstrip 之方式。
19. 不要將clock 或高頻信號在不同層間跳躍。如此將破壞在trace 與映像層間之耦合。此種破壞會使得RF 迴返電流無法完整連續的完成其由source 至load 之路徑。如果clock 勢必要在層間跳躍，在每一個跳躍點邊放一個地的貫穿孔以保持映像平面之完整性。
20. Microstrip 允許高速訊號傳輸，但同時也會讓較多之RF 電流幅射出去。
21. Stripline 得到較佳之RF 電流壓制，但由於在trace 與圍繞之平面間之電容負載之故，同時會降低信號之edge rate（在pico-second 之範圍）。
22. 若是單層或雙層板（無ground 平面），放置一條護衛（guard）trace 圍繞在每一clock 旁邊。使其間距越小越好（依據3-W 法則）。這樣可減少串音及提供RF 電流之迴返路徑。
23. 對高邊緣速率信號，使用兩條trace 並聯，依dual stripline 方式佈線，因提供額外的地迴返路徑給common-mode 電流，達到更佳的RF 壓制效果。
24. 當使用護衛及並聯trace 時，在整條trace 上以不規律之間隔連接至地平面。規律的接地會造成調諧電路，使在某一諧波或波長產生共振。
25. 同時使用護衛trace 及並聯trace，可造成一類似同軸電纜之傳輸線特性。
26. 不要在同一護衛trace 間放兩條不同之信號trace，可能產生串音。如果信號是成對的（paired，differential），方可放在同一護衛trace 之間。
27. 護衛trace 可以降低或消除串音現象。
28. 另一個防止串音之方法為將並行信號以2 mils/inch 之間距來佈線。（若並行一吋則間距2mils，並行2 吋則間距4 mils）。
29. 將所有clock 線以幅射狀佈線。不要串成一圈。對每一個幅射trace 給予一個串聯終端電阻。若可能的話，每一個driver 推動一個元件（fan-out 為1）。
30. 計算串聯電阻，使大於或等於driver 元件之輸出阻抗，小於或等於trace 阻抗。
31. Clock 線路不要用叉狀分枝或T 型分枝，除非很短。
32. 根據電路/trace 之阻抗及網路之共振頻率，對每一trace 計算其去耦合電容之值。確定信號之edge rate 不至於降低到不動作之程度。
33. 對於5MHz 以上之頻率或clock 斜率快於5ns 的信號，使用振盪器而不要用分立之元件或晶體來產生之。
34. 對振盪器之外殼要預留附加之接地方式。
35. 以3-W 法則來佈線可消除串音。此法則敘述到『trace 間之距離，由中線至中線，必須3倍於信號trace 之寬度。對dual stripline 而言，一trace 須為其相對trace 之3 倍寬度』。
4 INTERCONNECTS AND I/O 內部連接及輸入輸出
1. 對每一內部連線考慮EMI 及ESD 保護。包括前面板顯示燈及控制開關、I/O 連線、電源線、空的卡槽、周邊元件蓋板、介面元件、等等。
2. 將driver 及控制邏輯元件放置越靠近I/O 連接器越好。以減低trace 長度及common-和differential-mode 電流之RF 耦合。在控制邏輯及I/O 連接器間裝置濾波器。
3. 將I/O connector 之金屬外殼以360°之方式連接到chassis 之地。
4. 將內部連線及I/O 電路與高速RF 頻寬區域分割。尤其是CPU 部份及快速控制邏輯。
5. 提供quiet 區域，經由將數位邏輯電路及類比電路分開，以及其相對的ground 及power 平面。
6. 提供每一個I/O port 一個隔離及安靜的ground 或/及power 平面。
7. 預留籬笆（fence）之位置，以防止不同區域間之內部幅射RF 耦合。使用fence 來控制EMI及加強系統穩定性。將fence 之接地腳與ground 平面間裝置decoupling 電容。
8. 使用分割或壕溝將noisy 及quiet 區域作隔離。壕溝（moat）意指在所有層皆沒有銅箔層。在此一分割區兩邊之連接須經由common-mode choke，data line filter，隔離變壓器，或是bridge。只將與此quiet 區域相關之信號經filter 佈線進入。將兩端分別以如螺絲之方式接
地至chassis 之ground。接地會移除在power 平面上，來自於因分割區之間電位差造成之RF 地雜訊，之RF 電流成份。
9. 使用data line filter，ferrite 元件，或隔離變壓器，作為noisy 及quiet 區域間之連接。
10. 在信號及信號迴返路徑上不要使其產生不必要的電感。信號迴返路徑可以是一地平面。此包括電感及ferrite bead 之使用。Ground 迴返路徑，若用來代替ground 平面，應3 倍於power trace 之寬度。
11. 絕對不要將任何trace 違反或橫越在moat 之上。將所有進隔離區之trace 以bridge 方式進入。
12. 將每一I/O 子系統分割成一單一之功能區。將serial，parallel，Ethernet，SCSI，video，audio，等區域分開。
13. 在控制邏輯，I/O 子系統，I/O 連接器間，使用quiet area。此quiet area 包括ground 及power平面。
14. 不要將主動元件及非I/O 元件放在quiet area 中。
15. 使用電容性或/及電感性之信號線濾波器（differential-mode 用電容性，common-mode 用電感性）在每一條I/O 線上。將濾波元件越靠I/O connector 越好。注意電感器的內部繞線電容及信號濾波器是否會導致信號誤動作或信號品質降低之問題。
16. 注意bypass 電容的放置位置，在濾波器之前或之後。如果放在filter 和I/o connector 之間，選擇耐壓1500V 之電容以防治ESD 問題。
17. 在artwork 上預留bypass 電容之位置給I/O 電路。但只在EMI 或功能上需要時才加上電容。
18. 將I/O Bracket 直接接到chassis 之接地，除非是單點接地或須隔離的狀況。並且，連接I/OBracket 到印刷電路板之ground 平面。在Bracket 與PCB Ground 間提供多點之連接。如果在adapter board 上沒有外接的I/O 連線，將信號接地與chassis 固定bracket 隔離。
19. 留意單點及多點接地之位置。
20. 對於區域網路，將data 信號以common-mode choke 濾波。使用壕溝（moat）與主PCB 間作完全之隔離。注意此choke 之線間電容會不會超過網路之規格。
21. 對video 信號，在video controller 及I/O connector 之間提供一個π型濾波線路。將此π型濾波線路儘可靠近I/O connector。將數位之地與類比之地間以電感或ferrite 隔離。將所能有的類比線路及元件放置在此類比隔離平面區之上。
22. 將audio 區分成三區：數位、類比、及audio。將數位—類比間直接經由在audio controller之下的bridge 來連接或是越近越好。將所有類比數位間之線路經由此bridge 連接，包括類比之Power。以另一個moat 或另外的data line filter 將類比部份由audio 部份中隔離出來。不要將audio 之地連接到機殼或是類比之地。不要將unshielded 之audio cable 之信號迴返接到機殼或是類比之地。
23. 在所有連接到外的dc 或ac 之電源線上加上fuse。這是safety 的要求。使用cartridge，pico，或PTC fuse。
24. 對帶有高dc 或ac 電壓（>42.2V）之電路上，加大creepage 及clearance 之距離，以避免因不正常操作產生之觸電危險。這亦safety 的要求。
5 ESD 靜電放電保護
1. 對所有I/O cable 提供ESD 保護（直接加在I/O connector）。如spark gaps、Tranzorbs、高電壓電容器、R/C 或L/C 濾波器。在ESD 之壓制上，電感性元件較電容性濾波元件較好。使用多層板可增進ESD 之免疫力。
2. 使用下列技術減低地環路：
� 將所有ground 及power trace 儘可能靠近。
� 將信號線儘可能靠近ground。
� 在整個板子上使用bypass 電容，處理高及低的ESD 共振頻率。
� 將trace 長度儘量減短。
� 將板子上不用的區域儘可能的填滿ground。將這些填起來之ground 區域以儘量多的貫穿孔連接到chassis ground。
� 將ESD 敏感元件分割partition or moat。
� 確保所有至chassis ground 之連接為低阻抗，使用緊密之束縛或旋緊之方式。
� 內部之ground 平面應包圍每一個電鍍之貫穿孔以減低地迴路。
3. 裝置一個ESD 護衛帶（在上層及下層）圍繞板子的周邊以防止ESD 耦合至邏輯線路。不在I/O 連接線上產生discharge 仍可能使系統鎖住lockup。以每1/2 吋間隔將護衛帶接地至chassis ground。此能夠提供ESD 一個低阻抗之能量散逸。在護衛帶上不要加防焊塗層。
4. 把非絕緣之機殼接地與trace 分開至少0.22cm 之距離。。
5. 接到chassis 之ground trace 必須要有長寬比4：1 或更小比例（亦即要夠寬），對所有連接帶（bond strap）要求亦同。
6. 將所有濾波器放置在距I/O connector 越近越好。
7. 如果在板子上ground 及power 以格狀分佈，將這些trace 儘可能多處連接以減低環路面積。
8. 把電源進入板子之connector 放在遠離邊緣及對ESD 最不敏感之區域。若可能的話，將電源connector 放在板子中央。Backplane 之power connector 不需要如此要求，因backplane 通常離I/O connector 有一段距離。
9. 在ESD 敏感區域使用映像平面相鄰於每一信號佈線層。
10. 在ESD 敏感區域使用ground trace 相鄰於每一信號層。
11. 將非絕緣電路及元件遠離使用者可碰觸之區域、開關、操作者能碰到之無接地之金屬物，至少2cm 遠。
6 Backplane and Daughter Cards
1. 選擇適當的腳位分配（pin assignment）以達到地迴路控制。分配較多數量之ground pin 可減少串音、降低幅射、增強信號品質。
2. 在整個Backplane 上之所有trace 由源頭至負載保持固定阻抗。使用適當之terminator 以改善信號品質。
3. 可能的話，使用有阻抗控制之connector。
4. 對於backplane 使用儘可能多的ground plane 及ground pin。將backplane 經由直接連接到機殼之地或是在backplane 之下的機殼平面接到card cage 上。使用Bypass 電容將電源供應迴返平面及ac 機殼平面decouple 至系統（機殼）之地。
5. 用多重的信號及地trace 來設計backplane。不要將connector 之相反端之多條迴返地線捆綁在一起成束，會造成大的RF 迴返電流環路。同時在相鄰之信號trace 上產生crosstalk 現象。
6. 地迴路以及trace 間不夠的接地會在backplane 產生differential-mode 雜訊。用ground trace來相鄰及包圍每一個clock trace。
7. 對backplane 上之每一佈線層計算及保持適當阻抗。
8. 對每一信號層要有一映像層平面相鄰。以儘可能多之貫穿孔將映像層連接在一起。
9. 考慮板子最上層為接地層或是信號層。將最上層用作接地層可減低在於backplane 和I/Oconnector 及adapter card 之間之阻抗不匹配。
10. 如果使用很多的connector slots，要做worst-case 分析，以了解因集總及分佈電容造成之波形失真程度。對backplane 提供多處之接地位置。包含將adapter card 插入slot 之狀況。
11. 檢查是否有高速之clock 信號在adapter card 之背面層，其可能耦合至相鄰adapter card 表層之元件或trace 上。
12. 根據所使用信號速度選擇適當之interface connector，達到backplane 及adapter card 間之阻抗匹配。
13. 在設計內部連接時記住以下幾點：
� 使所有不連續區越短越好。
� 在放置之空間及腳位上使用儘可能多的ground 連接。
� 在connector 中建立一共同接地。
� 使用低介電係數（dielectric-constant）之主板材料。
� 保持接地路徑長度與信號及地間越近越好。
14. 擴展backplane 之大小，使約略大於mounting bracket 之邊緣1 吋以上。將bypass 電容及cable之連接放在此區域。以儘量多的連接點將此一ac chassis plane 接地至chassis ground。在每一接地位置裝設bypass 電容。
15. 在相鄰層間之所有trace 要以正交方式佈線。（水平層相鄰垂直層）
16. 對所有clock 及信號trace 避免貫穿孔。可能的話，同信號之trace 要在同一平面。不要將clock 信號或高速trace 串成一環路（daisy-chain）。採用幅射狀的clock 分佈。
17. 在backplane 上，trace 不要使用T 形分枝。
18. 使所有trace 越短越好，以防止漣波及反射。（在長trace 上易產生漣波及反射現象）
19. 對所有clock 及信號trace 以其特性阻抗來作termination。如果是使用尾端之terminator 電阻要確定此電阻是該Bus 之最後的元件。使用可能的最慢速邏輯。將所有trace 以傳輸線來看待。
20. 要減低trace 及平面間之串音，使得3-W 法則，或是將並行之trace 分開0.002 吋/每吋長度。
21. 對單層或雙層板，對每一信號線並行一接地線以減低地環路及串音。
22. 在並行的trace 間加一條信號迴返地線。將此trace 連接到系統之地。
23. 不要將信號線佈線經過重疊之貫穿孔區域（重疊之貫穿孔區域會造成映像平面之不連續性）。保持完整之映像平面，可提供一低阻抗之迴返路徑給RF 迴返電流。若迴返電流必須要繞過I/O connector 外圍才能完成其迴路的話，會產生大的RF common-mode 電流。
7 其他相關的設計技術
1.    角落之佈線方式
對於快速邊緣速率之元件，佈線時不要使用90°彎角。
2. Ferrite 材料之選擇
當選擇ferrite 材料來壓制RF 能量時，考慮以下幾點：
� 基於其表現在線路上之阻抗來選擇Ferrite 材料。
� 了解Ferrite 之導磁係數（permeability）來決定其最適用之頻率範圍。
� 改變core 之大小、形狀、或長度、以改變ferrite 元件之阻抗值。
� 溫度升高會使阻抗降低及特性劣化。
� 過大之偏壓（電流量）會使阻抗降低，而致失去效能。
� 了解是否dc 或ac 電流會經過此元件。可能會發生『需要的』信號之過度衰減。
� 可以增加繞線圈數以增加阻抗。
3. 散熱片接地Grounded Heatsinks
在高速之VLSI 處理器上（75MHz 以上），可能需要一接地的散熱片。
� 將散熱片以一附著之fence 或bracket 連接到地平面。
� 對此散熱片之接地點，在chip 之四邊以不同數值之並聯去耦合電容器decouple。
� 選擇傳導熱量之介電物質。此介電質同時也決定了此散熱片組成之共振頻率，因其構成一common-mode 去耦合電容。
4. 鋰電池電路Lithium Battery Circuits
在所有使用鋰電池之應用電路提供反向保護，這是因應safety 之要求。這些包括分散的電池、非揮發記憶體、時鐘線路等等。
5. BNC connector
� 將BNC 之外殼在最靠近PCB 之處或其Bulkhead 處，接至chassis 之地。提供一個低阻抗至chassis ground 之路徑，給同軸線外部屏蔽層之RF 電流，。
� 如果使用隔離的BNC 連接器，不要將外殼或屏蔽層連接至chassis 之地。以一絕緣材料隔離連接器之基座。要提供EMI bypass 電容及ESD 保護。
� 在任何狀況下都不要使用pigtails（豬尾巴式）之接法來把BNC 之外殼或接地pin 連接到chassis 之地。
6. Film 底片（基板材料層）
� 對基板材料檢驗其阻抗特性，以確定能符合規格。
� 確立堆疊方式原則以快速決定採用之層數，及決定那些層佈線，那些層作為地平面，
那些層作為電源平面。
� 安置測試點以方便測試及debug。
� 確定銅箔層之厚度足供電源分配及減少地彈跳現象。
� 不要加上防焊塗料在接地連接處。包括接地點、I/O bulkhead 連接器、I/O adapter bracket固定孔、ESD 護衛帶、及clock 電路之地pad、及在最上層及最下層區域性之地平面。
� 在去洗板前將沒有用到之貫穿孔（vias）移除。
� 使用適當的耐火纖維材料，因應safety 之要求，通常為V-1 材料。