去耦电容与旁路电容的设计建议

shiyongsong

  去耦电容与旁路电容的设计建议

1 、以供应商提供的产品资料上的自谐振特性为基础选择电容，使之符合设计的时钟速率与噪声频率的需要。
2 、在所需要的频率范围内加尽可能多的电容。例如，22nF 的电容的自谐振频率将近为11 MHz ，有用的阻抗（艺1 欧姆）范围为6M 一4OMHz ，你可以在该频带范围内加尽可能多的电容，以达到需要退祸的水平。
3 、在尽可能靠近IC 每个电源管脚的地方，至少放一个去祸电容器，以减小寄生阻抗。
4 、旁路电容与IC 尽可能放在同一个PCB 平面上。有一个需要特别注意的地方：在两种布局中，Vcc 网络都只有一个点连到Vcc 平面。这样做，使得IC 内外的噪声都必须通过这个唯一的过孔走到电源平面上去，过孔的附加阻抗帮助避免了噪声向系统其余部分的扩散。
5 、对于多时钟系统可以将电源平面作分割，对每一个部分使用一种正确容值的电容器，被狭缝分隔的电源平面将一部分的噪声与其他部分的敏感器件分隔开来，同时提供了电容值的分离；
6 、对于时钟频率在一个较宽的范围内变化的系统，旁路电容的选择甚为困难。一个较好的解决方法是将两个容值上接近2 : 1 的电容并联放置，这样做可以提供一个较宽的低阻抗区，和一个较宽的旁路频率，这种多退耦电容的方法只在一个单独的IC 需要一个较宽的旁路频率范围而且单个电容无法达到这一频带时才使用。而且，容值必须保持2 : 1 的范围内，以避免阻抗峰值超过可用的范围。
[p:10] [s:9]

emcboy

感謝樓主的資料
Xilinx 公司有篇 Xapp623 也有詳細的圖文介紹
版權是別人的, 我就不貼了