电磁兼容设计(EMC设计)内容清单——电路与线路板PCB设计》

szhyk

  电磁兼容设计(EMC设计)内容清单——电路与线路板PCB设计》正文：

３．电路与线路板设计

1）线路板层数的确定，综合考虑电磁兼容性要求和成本，成本允许时，尽量使用四层以上的线路板，设置一层地线面；

2）充分考虑器件的位置和方向；

3）避免时钟谐波重合，对每个时钟信号做一张谐波表；

4）对于多层线路板，要是高速信号、高敏感信号与地线层相邻布置；

5）按照电路的工作频率、电平大小、数字电路/模拟电路划分，将不同性质电路分别布置在线路板的不同区域，使干扰电路与敏感电路远离；

6）不同区域的电路（对应不同性质的电路）使用不同的地线和电源，不同的地线和电源在一点连接起来；

7）对于多层线路板，不同区域的地线面在边缘处要满足20H法则（即，地线面的边沿要比电源层或信号线层的边沿外延出20H，H是地线面与信号线层之间的高度）；

8）对于专门设置地线面的多层线路板，要避免地线面上有长缝隙（地线不连续）（不包括为了分割不同地线而有意设置的缝隙）,如果地线面上有长缝隙，不能有信号线穿过地线面上的裂缝（在缝隙的上方或下方跨过缝隙）；

9）时钟信号的回路面积必须尽量小；

10）在关键信号线（高频或特敏感的信号）的临近设置回流线（信号地线）；

11）如果采用双层线路板，必须设置地线网络（A面打上横线，B面打上竖线，在两者相交处通过金属化过孔将两者连接起来，作为地线使用）；

12）高速时钟线尽量短，并且不要换层布线，拐角不要90度，以免阻抗发生突变，造成信号反射；

13）所有的走线，如果它的长度（英寸）大于信号上升/下降时间（ns），应该使用端接电阻（典型值33Ω）；

14）对所有长度（英寸）大于信号上升/下降时间（ns）的走线进行仿真分析；

15）高速时钟电路尽量远离I/O端口，防止高频信号耦合到电缆上，借助电缆产生功模辐射；

16）在I/O区域将逻辑地与机壳以非常低的阻抗连接起来，这点非常关键；

17）I/O接口上使用独立的地线，这块独立的地线与线路板上的其它部分地线仅通过一点连接，这块地线专门为滤波和屏蔽层提供干净地；

18）安装在线路板上的I/O接口滤波器，要尽量靠近电缆进出口，使滤波器和电缆连接器之间（屏蔽机箱之间）的联线最短；

19）I/O接口电缆的驱动电路要靠近机箱上的连接器；

20）对所有I/O电缆进行共模滤波，将所有I/O电缆集中在线路板的设定I/O区域；

21）作为I/O接口滤波的旁路电容与机壳之间的连接必须阻抗很低；

22）芯片上安装的散热器片要多点接到信号地上；

23）线路板上的局部屏蔽必须选择走线最少的界面，并对所有穿过屏蔽盒的走线滤波；

24）电源解耦电容的容量尽量小；

25）电源解耦电容与芯片电源引脚和地线引脚之间的引线尽量短；

26）使用多只相同容量的电源解耦电容，对于双排引线器件，至少2只，对于方形封装的器件，至少4只；

　　27）板卡（上面有高频噪声器件或外拖电缆）必须与母板的地或机壳妥善（不能依靠连接器内的接地插针）连接起来

mico

我是新手，读了还是有些帮助。感谢楼主分享。辛苦了！

tonyboy

感謝樓主分享，真是受益嚕，多謝！