内置网络变压器的RJ45 EMC问题

tt0917

  文字
请教各位高手：
我们用的RJ45座子是带内置网络变压器的，所以我们就和PHY芯片直接相连了，类似这种接法怎样做EMC对策？这种地怎么分割？把RJ45部分地和PHY芯片地分开吗？另外请问一下我们为了生产测试用在RX,TX差分线上加了几个测试点应该没什么关系吧？
附件是我的原理图和PCB图（Allegro 6层板top-GND-SIGNAL-V-GND-BOTTOM），请各位老大帮忙看看还要加什么对策元件吗？
还有一直有一个疑问就是比如说在一根时钟线上加了一个测试点，测试点到时钟线的走线会不会成为一
根悬空的导线对EMC有影响啊？

amo

不建议用这种，

效果很差的。

a72421

pcb六層板建議改為
top-GND-SIGNAL-GND-V-BOTTOM

taybi

引用第2楼a72421于2009-02-19 14:51发表的“”:
pcb六層板建議改為
top-GND-SIGNAL-GND-V-BOTTOM

应该改为"top-GND-SIGNAL-[glow=255,red,2]VCC-GND[/glow]-BOTTOM",这样不更好

taybi

LZ, 我们用的也是8201CP, 可否交流下经验! 不过我们用的不是集成的RJ45.

我QQ 280527522

孔今

我觉得RJ-45座子最好不要选用带内置网络变压器的，因为网口变压器是集成了变压器和共模电感的隔离器件，防止内部共模噪声从网口泄露造成网线的辐射，大多设备网线是不能通过认证的一个重要原因。
  选用独立器件有一个好处，就是可以把隔离变压器下面的地分开，即GND和PGND，内部的共模干扰不但不会出去，外部网线即使耦合噪声也会通过网线对PGND的分布电容下到机壳上。
   网线阻抗一般大概是100欧，如果你在内部RX和TX设计了匹配，那么加测试点会影响阻抗匹配，所以会造成信号反射、振铃等，当然也会产生干扰。
   时钟线的测试点的线理论上就是天线，其实PCB上任何导线都是天线，这是一方面；另一方面，时钟线一定要保持阻抗匹配，加了测试点就会导致阻抗不匹配，这样可能导致时钟谐波更厉害。

taybi

那谁来说说分离式的变压器怎么布局呢?

RJ45的LED灯的走线直接跨接分割区会导致EMI问题吗? GND和PGND大家用什么连接的?谁可以传个图上来啊

amo

在论坛里找，我贴过图。

也是一篇关于RJ45的贴子

xiaoyong_21

RJ45集成变压器是一种趋势，共模抑制可以做到更好，寄生参数影响更小，我做过的产品还没因为这个出问题，关键看你对PGND,GND，已经led灯信号线和电源的处理
关于加测试点，不建议单独拉一个stub加，可以直接将过孔增大变成测试空，我们在XAUI走线3.125G上面增加测试孔，实际测试出来的波形影响很小。1000M网络走线增加测试孔基本没影响
关于叠层主要看你关键走线层在哪里，主电源层靠近主芯片放置的一面是比较好的，没有一个固定的走线叠层结构完全看应用，比如通信很喜欢把高速差分线走内层，这时候如果两边参考地效果最好，而对手机射频信号一般都是走表层参考地平面，考虑传播速度，衰减等

翅膀

如果加器件的话就是再加共模滤波。

附文件和你的不一样的。可以供参考。