芯片自身的辐射问题如何处理

songdalong

  诸位大侠好：
   小弟最近的一个项目遇到一个比较头痛的问题，暂时无法解决，所以请诸位帮忙看看，指点一二。
   项目是做一个DSL接入的终端设备，采用的是Broadcom的方案，目前测试发现主频（160M）的三次谐波超标4dB以上，尝试了很多阻抗匹配的方式来解决问题，但是没有效果，改过一版，没有太大的效果。分析问题的源头，比较容易找到，是主芯片的DDR控制器中的DQM信号在无用状态下发出一个与主频频率及幅度一致的时钟信号，目前除了在主芯片及DDR内存上加屏蔽之外，没有好的解决方式。加屏蔽罩后的辐射图形见附件。
   请大家帮忙分析一下，谢谢先！

songdalong

呵呵，楼上的高手是否可以明确一下，小弟不太明白你的说法啊

norman2799

芯片辐射再强也是近场辐射,因为其尺寸就那么一点, EMC测试的是远场,要有远场辐射就要有天线,天线就有尺寸要求, 芯片的尺寸还成不了远场天线, 所以,你的问题在于芯片近场耦合给了产品中可能成为远场天线的导体,,你要解决的就是这个耦合问题,    

你加了屏蔽罩辐射降低,并非说芯片直接辐射到EMI测试时的接受天线的场被屏蔽,而是改变了芯片(强近场辐射源)与附近可能成为天线导体之间的耦合,(这种耦合已电场为主,即为容性耦合.),.
这是一种常见的误解

songdalong

我目前设计上面，布线已经很小心了，对于数据部分的走线，基本上满足3W原则，版主的说法我能理解了，只是目前怎么才能找到这个辐射出去的路径呢？

songdalong

引用第4楼songdalong于2009-06-02 14:44发表的“”:
我目前设计上面，布线已经很小心了，对于数据部分的走线，基本上满足3W原则，版主的说法我能理解了，只是目前怎么才能找到这个辐射出去的路径呢？

norman2799

3W原则 离我们要达到的目标还是挺远的. 如何找到路径也要基于具体的设计而讲的,不是瞎猜

zhouderen

肯定是有天线才会辐射出去的，楼主你可以查看与你说的频率相关的所有走线，看它们的整个信号回流环路，是否存在比较大面积的，减小面积看看。
或者有个比较笨的方法就是在那些端子串磁珠试试看是哪个引脚导致的

songdalong

此版本的信号回流的确不够畅通，因过多打孔的原因，地层回流线路不畅通，这个我们会在下一版改板的时候解决；至于串磁珠，我们有尝试过，最大可以串到120欧@100MHz，再大了会存在系统无法启动的问题。我们曾试过验证问题，就是断开DQM信号上的电阻，辐射就降低到国标以下4dB左右！

jiangweiamo

先按我写的DDR的建议去看一下，先做好这个。

老郑提的串扰问题，在实际中 ，集成度太高，CPU功能很强大，板子又小，找被串扰对象特别难。

你先保证DDR辐射出来的干扰小一些，然后再处理 耦合的问题。

我估计你的层数也很小，搞不好就是四层。

你这样的问题，我碰到过无数回了，都是优化再优化。

jiangweiamo

一眨眼 这么多回贴了。

越看越像四层板。