PCB routing中关于clk trace的问题

xuchengyan

  1、check PCB layout about EMI concern，1）  clock trace 与 I/O trace间隔至少多少mil

                                                                2）  clock trace 与 电源的shape间隔至少多少mil
    
    eg：VGA的V_DDCA_CLK 与 V_DDCA_DATA一般间隔多少mil，V_DDCA_CLK 与电源shape间隔多少mil。

2、 VGA的三基色布线（red、blue and Green）一般采取什么方式？（除了加“地栅栏”外）

kany9999

这与CLK频率有关，也和IO类型有关
通常我要求CLK与SHAPE 15mil以上，与IO，差分对，其他时钟都要求20mil以上。与USB如果有条件的话尽量远。  
VGA 的DATA CLK 我记得要求不严格  和RGB走在一起就好  在输出端会有几百p的滤波电容
H/VSYNC比较敏感了 基本和RGB同等要求  输出端也会有100p以下的电容
RGB  全程必须以地参考 尽量不跳层 ，若跳层，在过孔40mil内打接地孔连接两地平面（其他高速线也这样）
尽量包地   包不了的话 那就离其他线尽量远啦 线宽线距是阻抗要求 设计指导上会有说明
原则是这样的 实际上很难达到   我的RGB 没包地  和一大堆控制信号搞在一起了 之间还跳了两次层 和时钟还并行了一段距离    只用单PI滤波   这都没出啥事  呵呵