电磁兼容小小家

 找回密码
 注册
查看: 2983|回复: 0

高速PCB的并行设计策略

[复制链接]
发表于 2006-12-16 14:55:14 | 显示全部楼层 |阅读模式

老伙计,请登录,欢迎回家

您需要 登录 才可以下载或查看,没有帐号?注册

x
<><>
高速PCB的并行设计策略
发布:2006-11-2 10:42:06    编辑: bruce
 

 

  以PCB设计的总体流程分析,大致可分为如下几个阶段:网表导入、封装建库、主设计、物理与电性约束设计、布局、布线、设计评审、设计输出。对于一个复杂的设计,从任务本身来讲,布局与布线相对是最繁重的,尤其是布线,从长期的实践经历看,重要信号的全手工布线依然是布线的主要形式。
  考虑到布局与布线任务过程的复杂性与艰巨性,因此考虑采用并行设计方法。对布局及布线的并行设计方法基本类似,仅目标重点不同。下面以布局为例说明,对布线并行设计的特殊点将作一个简要描述。  
  任务分析与分解
  布局分析的出发点是结构设计约束与电路拓扑结构分析,结构设计约束含边框形状与尺寸要求、安装孔及特殊元件的定位及限高要求、区域使用的约束等。
  考虑一个典型的设计实例,以手机板设计为例。从电路拓扑观察,大体原理框图如图1所示。观察图1可以得知,各个部分的信号特点对布局的要求有明显的差异,各个部件的布局将按信号流程展开,同时应兼顾屏蔽、电磁兼容(EMC)性等设计要求。出于产品可靠性与稳定性考虑,还要考虑信号完整性(SI)问题。

 


  经过对上述典型设计实例的分析,我们可得到一个并行设计布局的方法:以电路拓扑类型展开,为各部件规划合适的空间,安排合适的工程师进行并行设计布局。
  角色安排
  以图1为例,考虑如下并行设计布局的任务分解:
  1. 通信协议相关组,含射频组件(功放/收发器/变频器等)、模数混合组件、常规模拟/逻辑组件、数字基带处理器等;
  2. 应用相关组,含LCD/背光驱动器、图像处理引擎、应用处理器、内存(RAM)、闪存(Flash)、存储(SDCard)等;
  3. 公共信号相关组,含各外围接口、电源及电源管理及时钟组件等。
  假定其中的每个并行阶段由一名工程师担任并完成。则有如下的角色分配:工程师A负责布局设计、通信协议组布局;工程师B负责应用相关组布局;工程师C负责公共信号相关组布局。角色安排原则是重点考虑每个工程师的技能特长。
   
  布局并行设计
  图2为并行设计顺序图。其中:工程师A将主设计(指导入了网表、进行结构约束设计、安装孔已定位的阶段性设计文档)作好,按前述分解方法规划子布局物料标号,并由设计要求进行布局区间分配,制作任务分配说明文档;工程师A分发电原理设计图、物料清单、任务分配说明文档、PCB主设计文件等给其他的2位工程师。
  各个工程师(含工程师A)分别依据各自的布局区域及相关要求进行布局,布局结束后,删除与自身任务无关的器件。通过PCB工具软件导出各自的子布局文件并提交给负责工程师A。
  工程师A接收到各子布局文件后,仍然通过PCB工具软件依次导入子布局文件到自身的子布局文件。工程师A根据设计要求进行最后的布局调整与优化。

 


  图2:并行设计顺序图
 
  布线的并行设计
  布线分析的出发点一般是电路拓扑结构加电信号分析。电信号可分为关键信号(指有严格电性约束的信号)与非关键信号两类。 仍考虑前述的手机板设计实例,各个部分对布线的要求是有明显差异的。各个部件的布线依然需按布局要素与信号流程展开,同时兼顾各项电性能设计要求。
  对上述典型设计实例,可以考虑实施如下并行设计布线的方法:以电路拓扑类型(即要求区域分割)与信号流程展开,确定布线优先级。对布线优先级高的(往往也是工作量较大的),则优先进行布线以保证性能与进度。
  可考虑在高优先级布线任务中进行并行设计任务分配,最后由负责工程师进行最后的完善与整理。另外,对工具的运用与布局阶段有所不同,布线阶段导出、导入的将是子设计文件。
  本文小结 本文经过对一个手机板设计实例的原理分析描述了并行设计的方法,通过对任务的划分与工具的结合实现了并行设计的操作,既达到优势资源互补,又保证了设计质量与时间进度要求。

 

发表回复

您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|小黑屋|电磁兼容网 电磁兼容小小家 EMC工程师家园 电磁兼容(EMC)小小家学习园地

GMT+8, 2024-12-22 21:53 , Processed in 0.076129 second(s), 19 queries .

快速回复 返回顶部 返回列表