电磁兼容小小家

 找回密码
 注册
查看: 1964|回复: 4

去耦电容(decoupling capacitors)的设计(原文发在微信公众号)

[复制链接]
发表于 2017-1-5 18:59:30 | 显示全部楼层 |阅读模式

老伙计,请登录,欢迎回家

您需要 登录 才可以下载或查看,没有帐号?注册

x
今天聊聊有意思的去耦电容的摆放设计。
先来看看Bypass和decoupling充富画面感的区别。请看图。
11.png
从远处而来的信号(不一定是有用信号)经过电容滤波,这时候的电容所起到的作用,起了一个好听的名字,叫Bypass;
从源段输出去的信号经过的滤波电容,这个电容叫decoupling;
EN,蛮有想像力的。
在低频场合,许多人根本就不关心EMC,上次一个朋友说,你说那么多高速的东西,可我做电力的,用不上呀,听起来好像是我不好,我应该多顾及一下他听课的感受。不过,这个时代是高速的时候代,DDR4都3200了,你还窝在50/60Hz,是不是该 多充充电了。
同样,低频场合,许多EMC设计规则都是看不见的。在高频场合,许多细节就需要关心了,一不小心就一堆EMC问题。比如今天要聊的电容的摆放。

图例1是最常见的做法,VDD和GND PIN脚拉出来,并上电容,再打孔到各自的层。看起来好像是没啥问题。
1.png
图例2是把过孔打在了的出来的两根线上,这个好像也有好多人做呀。
2.png
图例3,把回流的GND线打断了,GND的脚和去耦电容的GND直接打到了GND平面上,介个,介个,想法有点另类,貌似好像不错的样子。
3.png
图例4就更历害了,VDD和GND两个直接打孔到对应的平面,在附近的位置打孔上来再放一颗去耦电容。完美!
4.png
四个图放完之后,有没有发现什么好玩的地方。仔细想想,哪种摆放最好?是基于什么考虑的?
图例1和图例2有一个去耦电容组成的小小环路。
图例3稍好一些,环路较前两者更小一些。
图例4霸气侧漏,几乎是最小环路了。


其实这篇有点接昨天的Return Path的味道。细微之处显功夫,对于环路的控制,EMC工程师需要练就火眼金睛,才能在未来的整改中省下必要的时间成本。

22.png
发表于 2017-4-27 16:03:38 | 显示全部楼层
这一点点的差别,能产生多大的影响?
作者有过对比测试的案例吗?
 楼主| 发表于 2017-4-28 17:21:22 | 显示全部楼层
请从环路考虑这个问题
发表于 2017-7-13 22:21:06 | 显示全部楼层
本人和作者的看法完全相反,图4中的电容完全没有起到去耦的作用。
 楼主| 发表于 2017-7-19 07:07:12 | 显示全部楼层
您是不是认为,干扰已进入平面,这时候对平面滤波已经失去作用?

老外的本意就是从环路考虑问题,单从这一角度讲,我觉得是没问题的。

前面一朋友提到的量化,我没看到原作者具体的量化,很遗憾,但不妨碍我认可这个环路的设计。

因为现实中我就是这么做的。

发表回复

您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|小黑屋|电磁兼容网 电磁兼容小小家 EMC工程师家园 电磁兼容(EMC)小小家学习园地

GMT+8, 2024-3-29 16:08 , Processed in 0.107157 second(s), 27 queries .

快速回复 返回顶部 返回列表