如何查找 ESD 问题点

stormkuku

我會建議
1.先確認失效模式 (驗屍..)
esd test fail了,那fail的狀態是甚麼呢? 是reset? IC燒掉? 雜音? 螢幕干擾?
從不同的失效模式去判斷可能原因與路徑
例如IC燒掉了,可能就是ESD能量竄入,使得IC燒掉
系統reset了,可能就還需考慮到esd伴隨的電磁場問題

2.是否有趨勢性與再現性
如前面某板友所述,測個幾次統計幾次失效狀態,觀察是否有重複性情形
以確認測試手法影響與縮小問題範圍
並以逐漸升高之測試電壓觀察實際靜電耐受水準
規範寫2,4,6,8kv,但那是規範
在Debug時可能會需要5,6,7,8kv 或是6.5,7.5,8.5kv之類

3.再下Solution進行測試
經過前兩步驟,大概已經初步有找到些問題,
再進行元件或是機構端的測試

先找問題,再找solution

lxbhzq

怎样选择TVS呀？

jane140429

ESD跟环境很有关系，特别是湿度因素方面
天气干燥容易出问题

lin6459

引用第8楼学海无涯于2008-06-13 15:55发表的“”:
学习了,我们公司做U盘就老是ESD过不去,MP3更多是一枪毙命,可怜啊.U盘的还好些,会打了后重新复位.奇怪的是,同样的几个样品,同一家实验室,不同的时间去测试,居然后面的这次就pass了,费解.不知道大虾知不知道怎么解释这种现象呢?和实验室的外围环境有关吗?

各個實驗室的環境、槍、測試人員會造成實驗室的差異。

ocean1123

版主此方面的常用的一些名词缩写可否提供给我谢谢，如：TVS，EUT等，还有不如说浪涌问题是指什么意思，我是新手请多多关照，谢谢。

方程无解

首先是“导”，再次就是“堵”

ocean1123

我也是做ESD的，我们公司是做磁头的，我们的产品经常被打死，很多时候用示波器测试时发现是漏电和EMI问题，通过接地就是解决不了，哪位前辈指导一下，谢谢，急急。。。

bluelaser

我们的设备6KV接触放电也是一枪毙命，整改工程师给出的建议是先处理接地，再加保护管

emc100

很简单，先用20PPS找敏感点，在集中薄弱处进行试验，当然一般分析静电问题可以从几方面处理！

  1  整个表面导体连接如何    2 与地系统接地如何  3 内部结构如何，4硬板上的防护措施加了没有！

  5还有有些器件的选型如何？ 如果以上几步处理好了，一般静电试验也就不会有太多的问题！

zhangzh6869

电子产品静电放电的危害、测试及其对策
中国赛宝总部实验室电磁兼容研究与测试中心：朱文立
摘要：随着电子产品自动化、智能化程度越来越高，静电放电对其危害也越来越严重，本文根据笔者实际工作经验及相关资料就静电放电形成机理、对电子产品的危害及静电放电敏感度测试、电路设计对策等提出一些观点和看法，供大家在实际使用中参考。
关键词：电子产品   静电放电   测试  设计

静电是人们日常生活中一种司空见惯的现象，静电的许多功能已经应用到军工或民用产品中，如静电除尘、静电喷涂、静电分离、静电复印等。然而，静电放电（ESD）却又成为电子产品和设备的一种危害，造成电子产品和设备的功能紊乱甚至部件损坏。一个操作员在正常的设备操作中也可能因衣服或皮肤带有危害的电荷而使机器运行紊乱，甚至损坏硬件设备。现代半导体器件的规模越来越大，工作电压越来越低，导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。电子设备的ESD也开始作为电磁兼容性测试的一项重要内容写入国家标准和国际标准。本文就ESD的形成机理、对电子产品的危害及ESD敏感度测试、电路设计对策等问题与大家共同探讨。
一、    静电放电形成的机理及其对电子产品的危害
静电是两种介电系数不同的物质磨擦时，正负极性的电荷分别积累在两个物体上而形成：当两个物体接触时，其中一个趋于从另一个吸引电子，因而二者会形成不同的充电电位。摩擦起电是一个机械过程，依靠相对表面移动传送电量。传送的电量取决于接触的次数、表面粗糙度、湿度、接触压力、摩擦物质的摩擦特性以及相对运动速度。两个带上电荷的物体也就成了静电源。就人体而言，衣服与皮肤之间的磨擦发生的静电是人体带电的主要原因之一。
静电源跟其它物体接触时，依据电荷中和的原则，存在着电荷流动，传送足够的电量以抵消电压。这个高速电量的传送过程中，将产生潜在的破坏电压、电流以及电磁场，严重时将其中物体击毁。这就是静电放电。国家标准是这样定义的：“静电放电：具有不同静电电位的物体互相靠近或直接接触引起的电荷转移（GB/T4365-1995）”，一般用ESD表示。ESD会导致电子设备严重地损坏或操作失常。半导体专家以及设备的用户都在想办法抑制ESD。
在电子产品的生产和使用过程中，操作者是最活跃的静电源，当人体穿着绝缘材料的织物，并且其鞋也是对地绝缘的时候，人在地面上运动时，就可能积累一定数量的电荷，当人体接触与地相连的元件、装置的时候就会产生静电放电。现以人体为例，计算人体的带电情况。
当人们穿着化纤织物时，人体运动的充电电流约 10－7～10－6A，总的充电电荷约（0.1～5）X10－6库仑，人体对地的电容约150～250pF，若以电荷3X10－6库仑计，则充电电压可达5～25kV。
人体的静电放电模型可用电阻和电容的串联来模拟，设人体电阻R=500Ω，人体电容C=300pF，人体带静电电压U=10kV，则静电所含能量为：W=1/2（CU2）＝15（mJ）
尽管静电电压高达10kV，能量仅15mJ，对人体没伤害，但当人手去触摸设备的金属部分时会产生火花放电，瞬间的脉冲峰值很高，很可能对电子电路产生干扰或破坏。本例中放电电流的峰值为：IP≈U／R=20（A）；放电时间很短，可近似为：Td≈RC＝150（ns），这对于MOS电路来说，则将受到致命打击。
大多数半导体器件都很容易受静电放电而损坏，特别是大规模集成电路器件更为脆弱。通常以半导体器件中管结与绝缘层被静电放电击穿的静电电压值来表示半导体器件的易损性。常见的半导体器件对静电放电的易损值为100~3000V。表1列出了常见器件的易损参考值。
静电对器件造成的损坏有显性的和隐性的两种。隐性损坏在当时看不出来，但器件变得更脆弱，在过压、高温等条件下极易损坏。
表1：常见半导体器件的ESD易损值
器件类型    对ESD的易损值（V）
肖特基二极管
肖特基TTL
双极晶体管
ECL
可控硅
JFET
CMOSFET
CMOS
GaAsFET
EPROM    300～2500
1000～2500
380～7000
500～1500
680～1000
140～7000
100～200
250～3000
100～300
100
ESD两种主要的破坏机制是：由于ESD电流产生热量导致设备的热失效；由于ESD感应出高的电压导致绝缘击穿。两种破坏可能在一个设备中同时发生，例如，绝缘击穿可能激发大的电流，这又进一步导致热失效。
除容易造成电路损害外，静电放电也极易对电子电路造成干扰。静电放电对电子电路的干扰有二种方式。
一种是传导方式，若电路的某个部分构成了放电路径，即静电放电电流直接侵入设备内的电路，例如人手去触摸印制板上的轨线、管脚、设备的I/O接口端子、同轴插座的芯线等等。静电放电电流流过集成片的输入端，造成干扰。
ESD干扰的另一种方式是辐射干扰。即静电放电时伴随火花产生了尖峰电流，这种电流中包含有丰富的高频成分。从而将辐射磁场和电场，磁场能够在附近电路的各个信号环路中感应出干扰电动势。由于在很短时间内发生较大的电流变化（上例中150ns内电流变化20A），所以在信号环路中产生的干扰电动势很可能超过逻辑电路的阀值电平，引起误触发。辐射干扰的大小还取决于电路与静电放电点的距离。静电放电产生的磁场随距离的平方衰减。静电放电产生的电场可以被印制板上的轨线，设备的I/O线接收，从而产生干扰。电场的瞬时峰值很高可达几百至几千千伏／米，但随距离立方衰减。当距离较近时，无论是电场还是磁场都是很强的。因此在静电放电位置附近的电路一般会受到影响。
ESD在近场，辐射耦合的基本方式可以是电容或电感方式，取决于ESD源和接受器的阻抗。在高阻电路中，电流信号很小，信号用电压电平表示，此时电容耦合将占主导地位，ESD感应电压为主要问题。在低阻电路中，信号主要电流形式，因而电感耦合占主导地位，ESD感应电流将导致大多数电路出现的问题。在远场，则存在电磁场耦合。
与ESD相关的电磁干扰（EMI）能量上限频率可以超过1GHz，取决于电平、相对湿度、靠近速度和放电物体的形状。在这个频率上，典型的设备电缆甚至印制板上的走线会变成非常有效的接收天线。因而，对于典型的模拟或数字电子设备，ESD会感应出高电平的噪声。
使设备产生损坏比导致它失常所必需的电压和电流要大一至两个数量级，损坏更有可能在传导耦合时产生。这就是说，造成损坏，ESD电火花必须直接触电路线，而辐射耦合通常只导致失常。
在ESD作用下，电路中的器件在通电条件下比不通电条件下更易损坏。
二、    电子产品的静电放电测试及相关要求
从第一节的叙述中我们了解ESD对电子产品的危害，随着电子产品的复杂程度和自动化程度越来越高，电子产品的ESD敏感度也越高，电子产品抵御ESD干扰的能力已经成为电子产品质量好坏的一个重要因素。那么如何来衡量电子产品抗ESD干扰的能力？通过ESD抗扰度试验可以检测这种能力。为此越来越多的产品标准将ESD抗扰度试验作为推荐或强制性内容纳入其中。电子设备的ESD抗扰度试验也作为电子设备电磁兼容性测试一项重要内容列入国家标准和国际标准。
对不同使用环境、不同用途、不同ESD敏感度的电子产品标准对ESD抗扰度试验的要求是不同的，但这些标准关于ESD抗扰度试验大多都直接或间接引用GB/T17626.2-1998 （idt IEC 61000-4-2:1995）：《电磁兼容 试验和测量技术 静电放电抗扰度试验》这一国家电磁兼容基础标准，并按其中的试验方法进行试验。下面就简要介绍一下该标准的内容、试验方法及相关要求。
1.试验对象：
该标准所涉及的是处于静电放电环境中和安装条件下的装置、系统、子系统和外部设备。
2.试验内容：
ESD的起因有多种，但该标准主要描述在低湿度情况下，通过摩擦等因素，使操作者积累了静电。电子和电气设备遭受直接来自操作者的ESD和对临近物体的ESD的抗扰度要求和试验方法。对电子产品而言，因操作者的ESD造成受设备干扰或损坏的几率相对其他ESD起因大得多。并且若电子产品能提高针对因操作者的ESD抗扰性，则针对因其他因素的ESD抗扰性也会有相应的提高。
3.试验目的：
试验单个设备或系统的抗静电干扰的能力。它模拟：（1）操作人员或物体在接触设备时的放电。（2）人或物体对邻近物体的放电。
4. ESD的模拟：
图1和图2分别给出了ESD发生器的基本线路和放电电流的波形。

图1静电放电发生器

图2静电放电的电流波形
图1中高压真空继电器是目前唯一的能够产生重复与高速的放电波形的器件（放电开关）。图2是标准放电电流波形，图中Im表示电流峰值，上升时间tr=（0.7～1）ns。放电线路中的储能电容CS代表人体电容，现公认150pF比较合适。放电电阻Rd为330Ω，用以代表手握钥匙或其他金属工具的人体电阻。现已证明，用这种放电状态来体现人体放电的模型是足够严酷的。
5.试验方法
该标准规定的试验方法有两种：接触放电法和空气放电法。
接触放电法：试验发生器的电极保持与受试设备的接触并由发生器内的放电开关激励放电的一种试验方法。
空气放电法：将试验发生器的充电电极靠近受试设备并由火花对受试设备激励放电的一种试验方法。
接触放电是优先选择的试验方法，空气放电则用在不能使用接触放电的场合中。
6.试验等级及其选择：
试验电平以最切合实际的安装环境和条件来选择，表2提供了一个指导原则。表2同时也给出了静电放电试验等级的优先选择范围，试验应满足该表所列的较低等级。
标准中接触放电之所以可以用比较低的试验电压来进行试验，是因为接触放电有着极其陡峭的上升时间，其谐波成分更丰富，对设备的考核也更严格。
表2：试验等级选择
接触放电    空气放电    安装条件    环境条件
等级    电压kV    等级    电压kV    抗静电材料    合成材料    相对湿度 %RH
1    2    1    2    √    /    35
2    4    2    4    √    /    10
3    6    3    8    /    √    50
4    8    4    15    /    √    10
X*    特殊    X*    特殊    /    /    /
注：*“X”是一个开放等级，必须在专用设备的规范中加以规定。
等级的选择取决于环境等因素，对具体的产品，往往已在相应的产品或产品族标准中加以规定。
7.试验环境
对空气放电该标准规定了环境条件：
环境温度：15℃~35℃、相对湿度：30%~60%RH、大气压力：86kPa~106kPa
对接触放电该标准未规定特定的环境条件。
8.试验布置
该标准对试验布置也做出了详细的规定，图3所示为台式设备的试验布置示意图。
在木桌上放置一个 1.6m×0.8m的金属板，作为水平耦合板，可以对这个金属板直接放电。另外在距 EUT 0.1m的地方还要垂直放置一块0.5m×0.5m的金属板。这块金属板与水平的金属板要相互绝缘。作为垂直耦合用。
受试设备距离水平板边缘的距离不能小于0.1m。当EUT较大时，可增加一块水平耦合板，但不能搭接起来，而要距离0.3m，短边相邻，通过电阻和铜片连到公共地上。
图3 台式设备静电放电布置示意图
9.试验实施
实施部位：直接放电施加于操作人员在正常使用受试设备时可能接触到的点或面上；间接放电施加于水平耦合板和垂直耦合板。
直接放电模拟了操作人员对受试设备直接接触时发生的静电放电情况。间接放电则是对水平耦合板和垂直耦合板进行放电，模拟了操作人员对放置于或安装在受试设备附近的物体放电时的情况。
直接放电时，接触放电为首选形式；只有在不能用接触放电的地方（如表面涂有绝缘层，计算机键盘缝隙等情况）才改用气隙放电。试验中一般以1次/秒的速率进行放电，以便让设备对试验来得及响应。对选定点以正极性或负极性中最敏感的极性至少施加10次单次放电。另外正式试验前可用20次/秒的放电速率，对被试设备表面很快扫视一遍，目的是找出设备对静电放电敏感的部位。
间接放电：选用接触放电，试验次数、试验间隔及试验极性同直接放电。
试验电压要由低到高逐渐增加到规定值。
不同的产品或产品族标准对试验的实施可能根据产品的特点有特定的规定。
10.试验结果
静电放电可能产生的如下后果：
（1）直接通过能量交换引起半导体器件的损坏。
（2）放电所引起的电场与磁场变化，造成设备的误动作。
对不同试验结果，可以根据该产品的工作条件和功能规范按以下内容分类：
A：技术要求范围内的性能正常；
B：功能暂时降低或丧失，但可自行恢复性能；
C：功能暂时降低或丧失，要求操作人员干预或系统复位；
D：由于设备（元件）或软件的损坏或数据的丧失，而造成不可恢复的功能降低或丧失。
符合A的产品，试验结果判合格。这意味着产品在整个试验过程中功能正常，性能指标符合技术要求。
符合B的产品，试验结果应视其产品标准、产品使用说明书或者试验大纲的规定，当认为某些影响不重要时，可以判为合格。
符合C的产品，试验结果除了特殊情况并且不会造成危害以外，多数判为不合格。
符合D的产品判别为不合格。
符合B和C的产品试验报告中应写明B类或C类评判依据。符合B类应记录其丧失功能的时间。
三、    电子产品的静电放电对策及设计要点
有很多办法减小ESD产生的电磁干扰（EMI）影响电子产品或设备：完全阻止ESD产生，阻止EMI（本文中专指因ESD产生的EMI）耦合到电路或设备以及通过设计工艺增加设备固有的ESD抗扰性。在一个环境中控制ESD产生及阻止ESD耦合是有可能实现的。但是对于电子产品本身而言，必须通过设计及工艺来增强产品的ESD抗扰性。
一个良好的电子设备应该在电路设计的最初阶段就考虑瞬态保护要求。ESD通常发生在产品自身暴露在外的导电物体，或者发生在邻近的导电物体上。对设备而言，容易产生静电放电的部位是：电缆、键盘及暴露在外的金属框架。常用的设计方法是在产品ESD发生或侵入危险点，例如输入点和地之间设置瞬态保护电路，这些电路仅仅在ESD感应电压超过极限时发挥作用：电压箝位电路阻止高压进入电路内部，同时提供大电流分流通道，系统存储的电荷可以由这些通道安全地流入地。保护电路可以包括多个电流分流单元。在工作时间，其中的一个单元能迅速打开，分流ESD电流，直到第二个更强力的单元被激活。
有多种电路设计可以达到ESD保护的目的，但选用时必须考虑以下原则，并在性能和成本之间加以权衡：速度要快，这是ESD干扰的特点决定的；能应付大的电流通过；考虑瞬态电压会在正、负极性两个方向发生；对信号增加的电容效应和电阻效应控制在允许范围内；考虑体积因素；考虑产品成本因素。
产品设计中抑制ESD干扰的方法大致有以下几种：
1.外壳设计：
外壳在人手和内部电路间建立隔离层，阻止ESD的发生，金属外壳同时也是阻止EMI辐射及传导耦合的关键。
一个完整的封闭金属壳能在辐射噪声中屏蔽电路，但由于从电路到屏蔽壳体的ESD副级电弧可能产生传导耦合，因而一些外壳设计使用绝缘体，在绝缘壳中，放置一个金属的屏蔽体。这种设计的好处是既可以防止因操作者对金属外壳的直接接触放电造成干扰，又可以防止操作者对周围物体放电时形成的EMI耦合到内部形成干扰，同时在操作者对外壳的孔、洞、缝隙放电时给放电电流一个泄放通道，防止对内部电路直接放电。这种做法的简化是在设备金属外壳上涂绝缘漆或贴一层绝缘物质，使绝缘能力大于20kV。
因为静电会穿过孔洞、缝隙放电，所以绝缘外壳的孔洞、缝隙与内部电路间应留有足够的空间，2cm左右的空气隙可以阻止静电放电的发生。对外壳上的孔、洞、排气口等，用几个小孔代替一个大孔，从EMI抑制的角度来说更好。为减小EMI噪声，缝隙边沿每隔一定距离处使用电连接。
对金属外壳而言，外壳各部分之间的搭接非常重要，若机箱两部分之间的搭接阻抗较高，当静电放电电流流过搭接点时，会产生电压降，如果电路利用这个机箱作为公共地，则意味着不同电路的参考电位会不同，这可能会影响电路的正常工作；即使不共地，而是电路与金属外壳隔离，金属壳上的电位差通过电路与壳体之间的寄生电容会在电路上产生电位差，从而影响电路的工作。为了避免这种情况的发生，可以采取两个办法，一是减小机箱两部分之间的搭接阻抗，另一个办法是采用单点接地。这里还要注意的是，静电放电电流的频率很高，普通连接方式绝不意味着在这样高的频率下具有较低的阻抗。一定要按照搭接的规范进行搭接设计，才能够保证对静电放电具有真正低的阻抗。
解决这个问题的方法有两个：1）尽量使外壳保持导电连续，减少搭接阻抗。2）在电路与机箱之间增加一层屏蔽，减小电路与机箱之间的电容耦合。内层屏蔽要与外壳连接起来。
如果是塑料外壳，则要求对电路的接地进行仔细布置，以防止放电电流感应到电路上去。塑料外壳的优点是不会产生直接放电现象。如果塑料外壳上没有大的开孔，则塑料外壳能对电路起到保护作用，但塑料外壳对防止操作者对周围物体放电时形成的EMI耦合到内部形成干扰无抑制能力。
2.接地设计：
一旦发生了静电放电，应该让其尽快旁路人地，不要直接侵入内部电路。例如内部电路如用金属机箱屏蔽，则机箱应良好接地，接地电阻要尽量小，这样放电电流可以由机箱外层流入大地，同时也可以将对周围物体放电时形成的EMI导入大地，不会影响内部电路。
对金属机箱，通常机箱内的电路会通过I/O电缆、电源线等接地，当机箱上发生静电放电时，机箱的电位上升，而内部电路由于接地。电位保持在地电位附近。这时，机箱与电路之间存在着很大的电位差，这会在机箱与电路之间引起二次电弧。由于没有电阻限流，这个电弧产生的电流可能很大，使电路造成损坏。当外壳没有接地时，机箱上的电位更高，可达到与静电源相当的程度。因此屏蔽机箱应接地。通过增加电路与外壳之间的距离可以避免二次电弧的发生。对于外壳接地的场合，间隙耐压要达到1500伏，对于未接地的场合，间隙耐压要达到25000伏。当电路与外壳之间的距离不能增加时，可以在外壳与电路之间加一层接地的挡板，档住电弧。
如果电路与机箱连在一起，则只应通过一点连接。防止电流流过电路。当机箱上发生静电放电时，机箱的电位升高，由于线路板与机箱连接在一起，电路板的电位也同时升高。线路板与机箱连接的点应在电缆人口处。
对塑料机箱，则不存在机箱接地的问题。
接地对I/O接口、保护电路等均很重要，这些内容在相关部分将详细描述。
3.电缆设计：
一个正确设计的电缆保护系统可能是提高系统ESD非易感性的关键。作为大多数系统中的最大的“天线”— I/O电缆特别易于被EMI感应出大的电压或电流。从另一方面，电缆也对EMI提供低阻抗通道，如果电缆屏蔽同机壳地连接的话，通过该通道EMI电量可从系统接地回路中释放，因而可间接地避免传导耦合。为减少辐射EMI耦合到电缆，线长和回路面积要减小，应抑制共模耦合并且使用金属屏蔽。对于输入/输出电缆可采用使用屏蔽电缆、共模扼流圈、过压箝位电路及电缆旁路滤波器等措施。在电缆的两端，电缆屏蔽必须与壳体屏蔽连接。在互联电缆上安装一个共模扼流圈可以使静电放电造成的共模电压降在扼流圈上，而不是另一端的电路上。由于静电放电电流的上升时间很短，因此扼流圈的寄生电容必须最小化。
两个机箱之间用屏蔽电缆连接时，通过电缆的屏蔽层将两个机箱连接在一起，这样可以使两个机箱之间的电位差尽量小。这里，机箱与电缆屏蔽层之间的搭接方式很重要。下表是一组实验数据。当一个机箱上发生10000V的静电放电时，另一个机箱上信号线与地之间的电压随着电缆屏蔽层的搭接方式不同而变化。在实验中，发生静电放电一侧的机箱与电缆屏蔽层之间360o搭接，而另一端采取不同的搭接方式。
屏蔽层搭接方式                           信号线对地之间的电压
无屏蔽层或屏蔽层与机箱不连接                          ＞500V
屏蔽层用导线与机箱连接                                 16V
屏蔽层焊接到连接器上，连接器通过螺钉与机箱连接          2V
屏蔽层焊接到连接器上，连接器与机箱之间 360o搭接        1.25V
屏蔽层直接与机箱360o搭接                               0.6V
如果让包括电源线在内的所有电缆都进入同一区域的系统内，并且使用独立的输入/输出接地平板，那么该接地平板可把电缆上的放电电流旁路到安全地线。由于静电放电有很陡的上升沿（小于1ns），一些小的电感，甚至只有几nH，它将呈现一定的阻抗。因此，采用安全地线，其高频接地效果会受到一定的影响。但这种接地技术对金属机壳是常用的。在电路系统中使用一些大面积的金属结构是有益处的，它既可以作为静电放电电流的参考电位，也可以作为低感抗回路。
4.键盘和面板：
键盘和控制面板的设计必须保证放电电流能够直接流到地，而不会经过敏感电路。
对于绝缘键盘，在键与电路之间要安装一个放电防护器（如金属支架），为放电电流提供一条放电路径。放电防护器要直接连接到机箱或机架上，而不能连接到电路地上。当然，用较大的旅钮（增加操作者到内部线路的距离）能够直接防止静电放电。键盘和控制面板的设计应能使放电电流不经过敏感电路而直接到地。采用绝缘轴和大旋钮可以防止向控制键或电位器放电。
现在，较多的电子产品面板采用薄膜按键和薄膜显示窗，由于该薄膜由耐高压的绝缘材料构成，可有效防止ESD通过按键和显示窗进入内部电路形成干扰。另外，现在大多数键盘的按键内部均有由耐高压的绝缘薄膜构成的衬垫，可有效防止ESD的干扰。建议在产品设计中尽量选用这种模式的键盘和面板，从而提高产品ESD抗扰性。
5.电路设计：
一般来说，与外部设备连接的接口电路都需要加保护电路，其中也包括电源线，这一点往往被硬件设计所忽视。以微机为例来讲，应该考虑安排保护电路的环节有：串行通信接口、并行通信接口、键盘接口、显示接口等。
滤波器（分流电容或一系列电感或两者的结合）必须用在电路中以阻止EMI耦合到设备。如果输入为高阻抗，一个分流电容滤波器（使用杂散电感非常小的电容）最有效，因为它的低阻抗将有效地旁路高的输入阻抗，分流电容越接近输入端越好（在保护设备的管脚的3－4cm以内）。如果输入阻抗低，使用一系列铁氧体可以提供最好的滤波器，这些铁氧体也应尽可能接近输入端。
在内部电路上加强防护措施。对于直接传导的静电放电干扰，可以在I/O接口处串接电阻或并联二极管至正负电源端。MOS管的输入端串接100kΩ电阻，输出端串接1kΩ电阻，以限制放电电流量。TTL管输人端串接22～100Ω电阻，输出端串接22～47Ω电阻。模拟管输入端串接100Ω～100kΩ，并且加并联二极管，分流放电电流至电源正或负极，模拟管输出端串接100Ω的电阻。
在I/O信号线上安装一个对地的电容能够将接口电缆上感应的静电放电电流分流到机箱，避免流到电路上。但这个电容也会将机壳上的电流分流到信号线上。为了避免这种情况的发生，可以在旁路电容与线路板之间安装一只铁氧体磁珠，增加流向线路板的路径的阻抗。需要注意的是，电容的耐压一定要满足要求。静电放电的电压可以高达数千伏。
用一个瞬态防护二极管也能够对静电放电起到有效的保护，但需要注意，用二极管虽然将瞬态干扰的电压限制住了，但高频干扰成分并没有减少，该电路中一般应有与瞬态防护二极管的高频旁路电容抑制高频干扰。
在电路设计及电路板布线方面，应采用门电路和选通脉冲。这种输入方式只有在静电放电和选通同时发生时才能造成损坏。而脉冲边沿触发输入方式对静电放电引起的瞬变很敏感，不宜采用。
设备中不用的输入端不允许处于不连接或悬浮状态，而应当直接或通过适当电阻与地线或电源端相连通。
CMOS的衬底有寄生的PNPN器件。PNPN器件能起到可控硅（SCR）的作用。如果电源电压的变化率dV／dt比较高，可能发生“闭锁”现象。即在电源和地之间产生低阻通路，造成过热，最终有可能导致器件的损坏，一旦寄生的PNPN器件被导通，就需要断开电源来解除PNPN导通现象，因此在不影响电路正常工作的情况下，附加的限流电阻是必要的。
常用的瞬态抑制保护电路有以下几种：
(1) 箝位二极管保护电路。工作原理如图4所示。
图4箝位二极管保护电路
使用2只二极管的目的是为了同时抑制正、负极性的瞬态电压。瞬态电压被箝位在V++VPN~V--VPN范围内，串联电阻担负功率耗散的作用。利用现有电源的电压范围作为瞬态电压的抑制范围，二极管的正向导通电流和串联电阻的阻值决定了该电路的保护能力。本电路具有极好的保护效果，同时其代价低廉，适合成本控制比较严、静电放电强度和频率不十分严重的场合。
(2) 压敏电阻保护电路。压敏电阻的阻值随两端电压变化而呈非线性变化。当施加在其两端的电压小于阀值电压时，器件呈现无穷大的电阻；当施加在其两端的电压大于阀值电压时，器件呈现很小电阻值。此物理现象类似稳压管的齐纳击穿现象，不同的是压敏电阻无电压极性要求。使用压敏电阻保护电路的特点是简单、经济、瞬态抑制效果好、对电路带来的负面影响甚微，且可以获得较大的保护功率。
(3) 稳压管保护电路。背对背串接的稳压管对瞬态抑制电路的工作原理是显而易见的。当瞬态电压超过V1的稳压值时，V1反向击穿，V2正向导通；当瞬态电压是负极性时，V2反向击穿，V1正向导通。将这2只稳压管制作在同一硅片上就制成了稳压管对，使用更加方便。
(4) TVS（瞬态电压抑制器）二极管。这是最近发展起来的一种固态二极管，适用用于ESD保护。一般选择工作电压大于或等于电路正常工作电压的器件。TVS二极管是和被保护电路并联的，当瞬态电压超过电路的正常工作电压时，二极管发生雪崩，为瞬态电流提供通路，使内部电路免遭超额电压的击穿或超额电流的过热烧毁。由于TVS二极管的结面积较大，使得它具有泄放瞬态大电流的优点，具有理想的保护作用。但同时必须注意，结面积大造成结电容增大，因而不适合高频信号电路的保护。改进后的TVS二极管还具有适应低压电路(＜5V )的特点，且封装集成度高，适用于在印制电路板面积紧张的情况下使用。这些特点决定了它有广泛的适用范围，尤其在高档便携设备的接口电路中有很好的使用价值。
6.PCB设计：
PCB设计在提高系统的ESD抗骚扰特性起着重要的作用，PCB上的走线是ESD产生EMI的发射天线。为了把这些天线的耦合降低，线长要求尽可能的短，包围的面积尽可能的小。同时，当元件没有均匀的遍布一块大板的整个区域时，共模耦合得到了增强。使用多层板或栅格减小耦合，也能抑制共模辐射噪声。
PCB的布置应避免将敏感的MOS器件直接连到容易发生静电放电的连接器引出端。如果不得不将敏感引线连接到连接器的引出端，那么应在上述引线上增加串联电阻、分流或电压箝位措施，或者采用对静电放电敏感度较低的逻辑电路进行隔离使其得到保护。
有时把印制电路板插入母板时会由于静电放电而损坏，因为当手持印制板时已把静电转移到电路上，当插座和母板接触时产生静电放电。为避免这种情况发生可在电路板周围加保护环，保护环能把人手上的静电转移到机箱上，应注意保护环不能和板上电路有电气连接。
印制电路板布线是抗瞬态冲击设计的重要方面。保护通道中的寄生电感会产生电压尖峰，量值会超过IC的引脚所能承受的极限值。根据IEC 1000-4-2标准，ESD产生的瞬态冲击可能在1 ns内达到峰值，在1 cm长的引线上就会产生80V电压、10A电流的脉冲。因此，设计时必须努力减小被保护信号线以及信号回路（地线）上的寄生电感量。可采取的措施有：尽量缩短引线长度，加大信号线宽度，印制导线敷锡等。
7.软件：
除了硬件措施外，软件EMI方案也是减少系统锁定等严重失常的有力方法。软件ESD抑制措施分为两种常用的类别：刷新、检查并且恢复。刷新涉及到周期性地复位到休止状态，并且刷新显示器和指示器状态。只需进行一次刷新然后假设状态是正确的，其它的事就不用做了。检查过程用于决定程序是否正确执行，它们在一定间隔时间被激活，以确认程序是否在完成某个功能。如果这些功能没有实现，一个恢复程序被激活。
8.操作者及其环境：
对于一台电子产品，防止ESD损害的发生，操作者及操作环境也是非常重要的。对ESD敏感的设备，工作台和地板应铺设防静电材料，操作人员不穿化纤等易产生静电的衣服，手腕处最好佩带接地扣带，在干燥环境下，双手未有效放电前，不要接触产品内部电路，保持环境的相对湿度在45％以上等措施都是非常有效的。
9.一般设计准则：
（1）在CMOS、MOS器件中加入保护二极管，对衬底作防静电处理；
（2）在传输线上（地线在内）串几十欧姆的电阻或铁氧体磁珠；
（3）使用静电保护表面涂敷技术，使机芯难以放电，经证明十分有效；
（4）尽量使用屏蔽电缆；
（5）在接口处安装滤波器；
（6）将无法安装滤波器的敏感接口加以隔离；
（7）选择低脉冲频率的逻辑电路；
（8）保持地电流远离敏感电路及有关线路；
（9）外壳屏蔽加良好的接地；
（10）保持湿度与温度。
四、    结束语
ESD是造成电子产品工作失常或功能失效的一个重要原因，随着技术的发展和产品的复杂程度的提高，ESD对电子产品的危害也越来越被大家重视。从产品要求的整体情况来看，目前出口的电子产品大多数对ESD抗扰性有要求，达不到要求者被视为不合格产品，是被进口国禁止销售的；国内大多数产品及产品族标准对产品的抗ESD特性没有强制要求，但这并不是说ESD抗扰性不重要，电子产品的ESD抗扰性直接关系到该产品的适用环境（ESD抗扰性低的产品不适用于相对湿度低的环境使用），产品的性能（ESD抗扰性低的产品不可避免会影响产品的性能指标），产品的售后服务（ESD抗扰性低的产品容易损坏，不可避免的增加了产品的售后服务成本），产品的品牌形象（ESD抗扰性低的产品容易出现工作失常和损坏，用户会认为这样的产品不会是好产品）等，所以内销产品的生产商也逐渐重视产品的ESD抗扰性，从而提高产品的竞争能力。希望本文能对关心电子产品的静电放电抗扰性的生产厂家和设计人员有所帮助，同时也引起那些对静电放电抗扰性不太了解的生产厂家和设计人员的重视。

参考文献：
[1] 白同云  如何实现电磁兼容 [M] 中国电子学会电子产品战略研究分会 2000.4
[2] 沙  斐  机电一体化系统的电磁兼容技术 [M] 中国电力出版社 1999.5
[3] 陈穷等  电磁兼容性工程设计手册 [C] 国防工业出版社 1993.10
[4] 国家标准  GB/T17626.2-1998 电磁兼容 试验和测量技术 静电放电抗扰度试验 [S] 中国标准出版社 1999.6

作者简介：
朱文立 1968年2月出生，1989年毕业于华中理工大学，中国赛宝(总部)实验室电磁兼容研究与测试中心高级工程师，中国电磁兼容标准化技术委员会委员，从事电磁兼容研究与测试工作。联系电话：020-87237656 传真：020-87236171